找回密码
 注册
关于网站域名变更的通知
查看: 1133|回复: 8
打印 上一主题 下一主题

小白请教关于内存clamshell拓扑相关问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-6-22 14:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
受空间限制内存不得不用clamshell拓扑正面4颗背面4颗,没用过clamshell,网上资料也很少,有几个问题向各位请教:' i# q+ J; Z5 b2 j8 y) H9 |
1、双面都有颗粒能像双rank那样一面颗粒不动另一面颗粒地址镜像吗?可以的话应该如何处理?
/ {1 z' W& p9 F& O4 \2、针对这种设计想要内存频率跑的高一些应该考虑哪些因素?
  • TA的每日心情
    开心
    2022-12-26 15:46
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2022-6-22 15:37 | 只看该作者
    本帖最后由 tutututut 于 2022-6-22 15:39 编辑 1 }( Q' a$ U1 _5 m0 T8 h$ M, X7 U

    ( I/ j; E) j3 F$ `% S  Iclamshell拓扑是节省空间,但是对走线要求比较高,且可以调换特定地址管脚

    点评

    您好,请问地址镜像就是按资料上那些信号pin对调吗,不需要其他处理吗,比如双rank的CKE0/1 CS0/1  详情 回复 发表于 2022-6-23 10:40

    该用户从未签到

    3#
    发表于 2022-6-22 19:02 | 只看该作者
    https://zhuanlan.zhihu.com/p/353157373   部分地址线可以镜像,我们公司以前有做过,是DDR3。速率要高优先解决stub,表底贴效果肯定没那么好,可以仿真看看

    点评

    您好,请问地址镜像就是按资料上那些信号pin对调吗,不需要其他处理吗,比如双rank的CKE0/1 CS0/1  详情 回复 发表于 2022-6-23 10:41

    该用户从未签到

    4#
     楼主| 发表于 2022-6-23 10:40 | 只看该作者
    tutututut 发表于 2022-6-22 15:374 M* G% h/ E5 b( C0 F5 r8 ]$ q
    clamshell拓扑是节省空间,但是对走线要求比较高,且可以调换特定地址管脚

    9 `" i/ Y( x( |/ q1 v' j  x1 h( T+ u您好,请问地址镜像就是按资料上那些信号pin对调吗,不需要其他处理吗,比如双rank的CKE0/1 CS0/1
    $ c+ y1 p- b3 ~2 A! v# ^: g

    该用户从未签到

    5#
     楼主| 发表于 2022-6-23 10:41 | 只看该作者
    三只松鼠 发表于 2022-6-22 19:02
    ! V, v  E. N* ?3 F# h9 Phttps://zhuanlan.zhihu.com/p/353157373   部分地址线可以镜像,我们公司以前有做过,是DDR3。速率要高优 ...

    1 d6 t& u( `" r您好,请问地址镜像就是按资料上那些信号pin对调吗,不需要其他处理吗,比如双rank的CKE0/1 CS0/1
    0 D1 w4 ]# n# t; a  e

    点评

    别人弄的,就只是颗粒端的网络互换了,减小表底贴的分支过长,其他的貌似没变  详情 回复 发表于 2022-6-23 17:51

    该用户从未签到

    6#
    发表于 2022-6-23 17:51 | 只看该作者
    时空老祖 发表于 2022-6-23 10:41/ Y% ?6 y8 y# H* g
    您好,请问地址镜像就是按资料上那些信号pin对调吗,不需要其他处理吗,比如双rank的CKE0/1 CS0/1

    . T7 k6 G# t$ N* T. f别人弄的,就只是颗粒端的网络互换了,减小表底贴的分支过长,其他的貌似没变

    点评

    好的,谢谢  详情 回复 发表于 2022-6-23 17:54

    该用户从未签到

    7#
     楼主| 发表于 2022-6-23 17:54 | 只看该作者
    三只松鼠 发表于 2022-6-23 17:51$ ]& N& k. R* p: @: b
    别人弄的,就只是颗粒端的网络互换了,减小表底贴的分支过长,其他的貌似没变

    ! f* c6 X+ `; A好的,谢谢
    , p$ s7 i+ k; [- K! ?  K1 U. w

    该用户从未签到

    8#
    发表于 2022-6-26 05:52 | 只看该作者
    做过clamshell的DDR4设计,两个DDR4 controllers, 8片颗粒,4正4反,工程不允许地址镜像,所以仍然用常规 daisy chain. PCB需要20层。

    点评

    考虑如果能镜像的话表层分叉会短质量会好些,不能就把线头往外拉看看剩下再怎么优化,谢谢您的解答  详情 回复 发表于 2022-6-30 14:43

    该用户从未签到

    9#
     楼主| 发表于 2022-6-30 14:43 | 只看该作者
    canatto 发表于 2022-6-26 05:52" g3 X0 l# M# Z+ G6 g# j
    做过clamshell的DDR4设计,两个DDR4 controllers, 8片颗粒,4正4反,工程不允许地址镜像,所以仍然用常规 d ...

    ; ?6 d4 a  Q8 [3 ^& T考虑如果能镜像的话表层分叉会短质量会好些,不能就把线头往外拉看看剩下再怎么优化,谢谢您的解答
    $ ~; M% C; W/ W& z& E* O1 k. S6 E
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-23 02:35 , Processed in 0.125000 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表