叙述EDA的FPGA/CPLD的设计流程

lahhse

叙述EDA的FPGA/cpld的设计流程
8 y# {5 a" J! k9 u( u

oewqe

1)设计输入（包括原理图输入和HDL文本编辑，EDA可以提供文本编辑工具）
; x1 h7 k5 l! q- u2）综合，将输入的原理图或者HDL文本根据硬件的约束条件进行编译综合，EDA工具提供了综合器
! I, X. f) c9 k: c( Z0 ^3）适配，此过程EDA工具貌似没什么用
4）时序仿真与功能仿真，EDA工具提供仿真工具
& I2 `+ H3 W. x5）编程下载，分不同的方式
$ E- \% p; e$ e- ~6）硬件测试

dsgh

HDL原理图编辑/VHDL或Verilog文本编辑——>编译优化——>门级仿真调试——>硬件下载调试
% {$ i. b* c. T9 E

理论的

FPGA是英文FieldProgrammableGateArray的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA采用了逻辑单元阵列LCA（LogicCellArray）这样一个新概念，内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。
4 n0 e- [, s! E" V4 z& n, Y" {