XILINX DDS编译器LogiCORE IP产品指南

dragongfly

直接数字合成器 (DDS) 或数控振荡器 (NCO) 是许多数字通信系统中的重要组件。 正交合成器用于构建数字下变频器和上变频器、解调器，并实现各种类型的调制方案，包括 PSK（相移键控）、FSK（频移键控）和 MSK（最小移位键控）。 以数字方式生成复数或实值正弦曲线的常用方法采用查找表方案。 查找表存储正弦曲线的样本。 数字积分器用于生成合适的相位参数，该参数由查找表映射到所需的输出波形。 一个简单的用户界面接受系统级参数，例如所需的输出频率和生成波形的杂散抑制。
; O  F% _8 \$ D( {
) D. X: O: Z* y- j应用
& S; v# U" Y) ?9 Q4 a- w$ q5 x) [+ m• 数字收音机和调制解调器
6 s; j* l& i1 a( j8 W% I3 M: o$ e; C• 软件定义无线电 (SDR)
• 用于蜂窝和 PCS 基站的数字下/上变频器
• 数字锁相环中的波形合成
• 为模拟混频器生成注入频率

* W/ [! ^) z! O/ ?  `$ K0 q" y产品规格
8 c% z: r3 z; z' k0 h图 2-1 提供了 DDS 编译器内核的框图。 内核由两个主要部分组成，相位发生器和 SIN/COS LUT，它们可以单独使用，也可以与可选的抖动发生器一起使用以创建 DDS 功能。 支持时分 (TDM) 多通道功能，具有可独立配置的相位增量和偏移参数。

相位发生器由一个累加器和一个可选的加法器组成，以提供相位偏移的加法。 当内核定制时，相位增量 (PINC) 和相位偏移 (POFF) 可以独立配置为固定、可编程（使用 CONFIG 通道）或流式（使用输入 PHASE 通道）。
' g2 o& z, n! h7 O  E* g
- ?' Y( s- o# k) ?' {设置为固定时，DDS 输出频率在内核定制时设置，内核嵌入设计后无法调整。 POFF) 或两者，如果两者都被选择为可编程。如果 PINC 和 POFF 都没有设置为可编程，则没有 CONFIG 通道。
+ r% n1 g8 v, q( r, w2 J$ G% L当设置为流时，输入 PHASE 通道 TDATA 字段有一个用于相关输入（PINC 或 POFF）的子字段，或者如果两者都已被选择为流。如果 PINC 和 POFF 均未设置为流，并且内核配置为具有相位发生器，则没有输入 PHASE 通道。当 PINC 设置为流时，可以配置可选的 RESYNC 流输入。置位后，该信号会重置相关通道的累积相位。
选择光栅化模式时，输入或配置的PINC和POFF的硬件值必须为0～Modulus-1。这对应于一个完整的圆圈。因此，对于负 PINC 或 POFF 值，将模数添加到所需的负值以映射到所需范围。例如，模数 = 100，所需的范围是 0 到 99。-90° 的角度将是 -25 与此模数。加 100 得到 75 (270°)。
使用系统参数时，PINC 和 POFF 不是直接输入，而是根据输入的输出频率和相角计算得出。请注意，对于较小的模量值，可用值相距较远，因此实际输出频率或相位角可能与“附加摘要”选项卡中显示的所需值有很大差异。

正弦/余弦LUT
6 m; e( U* C' U$ Y2 d当仅配置为 SIN/COS LUT 时，不实现相位发生器，PHASE_IN 信号使用输入 PHASE 通道输入，并使用查找表转换为正弦和余弦输出。通过利用正弦波形的对称性来实现高效的内存使用。内核可以配置为仅正弦输出、仅余弦输出或两者（正交）输出。每个输出都可以独立配置为否定。使用可选的泰勒级数校正可以提高精度。这利用了 FPGA 系列上的 DSP 切片，支持它们以高速运行实现高 SFDR。
! n/ m8 S' N0 ]- T8 C

Dollche

嗯嗯，看一看。。。

风吹过后

看一看。。。学习学习

jack_are

看一看，学习学习