EDA中FPGA与CPLD的优缺点对比？

itch

EDA中FPGA与cpld的优缺点对比？

芦根苏木

1）、CPLD更适合完成各种算法和组合逻辑,FP GA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。
& C! E% x2 d. q# \6 B: \2）、CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。
; i. l( O' L! J9 }; k/ _: B/ \3）、在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FP GA可在逻辑门下编程,而CPLD是在逻辑块下编程。
8 u1 z8 X3 G. Q3 l4）、FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。
5 |9 G; L8 [  k5）、CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。
* s2 o/ A, P8 F# W4 T1 u6）、CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。
2 d& X  e* @( F7 K1 w7 y7 b& O7）、在编程方式上,CPLD主要是基于EEPROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。
( H  V0 |9 {! ^9 r5 [  [8）、CPLD保密性好,FPGA保密性差。
/ }1 [3 p9 G; m; d4 V" m9）、一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。
- _/ R9 i3 f9 x+ o. _4 ^' S. w

mqerew

其实就我个人理解，你不能用优缺点来比较FPGA与CPLD，因为他们俩本来用的地方可能就有些不一样，FPGA一般用于比较大型的设计，CPLD资源较少相对于FPGA而言，还有一点就是CPLD的逻辑资源较多主用于逻辑的设计，FPGA则寄存器较多，还有一点就是FPGA是不带FLASH的，而CPLD是带的，烧写方式和单片机差不多，这两者的差别主要的也就是这三点了。还有些说保密性差别什么的，其实那只是相对而言的。