找回密码
 注册
关于网站域名变更的通知
查看: 174|回复: 3
打印 上一主题 下一主题

CPLD和FPGA的编程和配置有哪些方式?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-5-31 13:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
cpldFPGA的编程和配置有哪些方式?
5 E, A4 ]2 j. p0 u, T& t; f

该用户从未签到

2#
发表于 2022-5-31 14:02 | 只看该作者
1、按使用计算机的通讯接口划分,有:& y/ t  h' J0 [  z7 p2 q
(1)串口下载(BitBlaster或MasterBlaster)、& i3 u  }4 ]+ {  P6 p. P
(2)并口下载(ByteBlaster)、; r" x# n( M6 d2 R& v. T
(3)USB接口下载(MasterBlaster或APU)等方式。
# i) \# U! w# F( ^- c; }2、若按使用的CPLD/FPGA器件划分,有:
6 }0 D/ K# a+ {9 Q$ |4 T7 l9 b- W1)CPLD编程(适用于片内编程元件为EPROM、E2PROM 和闪存的器件);. s  X7 T+ |0 X- H. r
2)FPGA下载(适用于片内编程元件为SDRAM的器件)
7 O* z8 x$ }- k3、按CPLD/FPGA器件在编程下载过程中的状态划分,有:
6 d) A( }0 W4 }4 }+ O$ U. Y1)主动配置方式。
6 @* ?" g" D6 K) r; E$ r7 |( C6 n在这种配置方式下,由CPLD器件引导配置操作的过程并控制着外部存贮器和初始化过程;  z, i# k& g4 E( H6 r& K, ^( C
2)被动配置方式。
! K5 m6 l; m, h) t; G( r) [/ r& o在这种配置方式下,由外部CPU或控制器(如单片机)控制配置的过程。9 h0 C2 t+ F( u* ?

该用户从未签到

3#
发表于 2022-5-31 14:34 | 只看该作者
①SRAM Object格式(.sof):9 ]: {" E0 [- o" N4 }, X# c8 K  K
SOF格式文件用于FLEX器件的Bit Blaster或Byteblaster被动配置方式。
, e6 c2 a0 ]  R# sMAX+PLUS II编译综合工具会在编译综合过程中自动为FLEX系列器件生成SOF数据格式文件, 其它数据格式均可由该种格式转化而成。
* }4 z9 P0 H9 M$ s/ m  g9 n6 l②Programming Object格式(.pof):
8 I" S; D7 F' `; @( Y1 PPOF格式文件用于对MAX系列器件编程配置, 也可以用于对采用EPROM配置方式的FLEX器件进行配置。POF文件也是由MAX+PLUS II软件在编译综合过程中自动产生。$ p# B) X: [! r5 Y/ M/ a) }
③十六进制格式(.hex):$ s) U$ D3 ?  S" L' K# G+ n- ?
HEX格式文件是使用第三方编程硬件对并行EPROM编程的数据文件,从而可以将并行EPROM作为数据源, 用微处理器对FLEX器件进行被动串行同步(PS)配置或被动串行异步(PSA)配置。
, r6 o5 {  v) W6 h! Z$ W* @0 t. J& \④ASCII码文本格式(.ttf):# X6 b% j" E0 c' U+ t& r+ o* S
TTF格式文件适用于被动串行同步(PS)配置和被动串行异步(PSA)配置类型, 它在配置数据之间以逗号分隔。
% G; u6 t- L6 v: f7 V8 W

该用户从未签到

4#
发表于 2022-5-31 14:56 | 只看该作者
编程一般会用:Verilog和VHDL两种来完成,也用用电路直接搭的,那种比较高端,需要很丰富的设计经验,和对数字电路的了解- G; z& y6 H$ J% q( Q7 f' I4 F
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-26 15:43 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表