TA的每日心情 | 开心 2022-1-29 15:04 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
在配置FPGA时出现以下实验现象:
* P, }/ @6 X# T( u1、利用AS模式下载配置时,nCS,ADSI、DCLK、DATA波形正常,但是nSTATUS、nCONFING、conf_done没有电平的升降变化,其中nCONFING为高电平,nSTATUS、conf_done为低电平。/ J9 W$ v1 O* b* q% \& N
2、重启pcb板子,usbblaster连接pc,发现fpga读取epcs芯片的nCS、DCLK信号线无波形,ADSI、DATA信号线电平升高,nSTATUS、nCONFING、conf_done没有电平的升降变化,其中nCONFING为高电平,nSTATUS、conf_done为低电平。
3 t* T% }$ L. U7 o K3、重启pcb板子,usbblaster不连pc,发现fpga读取epcs芯片的ADSI、DCLK信号线无波形,nCS、DATA信号线电平升高,nSTATUS、nCONFING、conf_done没有电平的升降变化,其中nCONFING、nSTATUS、conf_done为低电平。
, c/ D7 e) p, J% @" m2 q8 {
; Z! V& M! q) @6 e& S) i2 |0 ?5 w- d" I7 F0 ?4 d! ~5 Z
# ?1 v0 V! @! W2 J
/ i" m6 l* r: C+ o0 h1 O- G8 P, ?7 m) ]9 U& P& P q x: h' _
# _8 r/ Q6 F4 S |
|