|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
请教高手，以CAPTURE CIS中如何正确画总线和Off-Page connector，对于一些IC网络名称不连续的、交错的情况下，而且还与其它页的网络有连接，这个时候是如何画总线的，如图：
u, r# p2 o* i* p* P
这当中的Csync*与Vsync*两个网络如果画总线不是交错在一些了，很零乱，这样的情况应该如何处理，而这两个网络与其它页有电气连接，应该如果放Off-Page connector，可不可以如下图这样放（这样画在DRC时报错，不确定会对导出网络表是否有影响）：% X: Z& M0 ~7 L1 V
+ P8 E+ d8 E& D7 s
/ G. C% c, f9 G6 Y
7 M, g$ N: x' D/ e
5 @) L! p; w( [- F, [
' ^& f. v* ?+ i# L
7 B% M/ Y4 C/ I$ g: b8 }
; _$ c. t' m- U4 V) [7 \& V( X9 D1 R( g# ^0 Z+ ]. ~
/ b Z# q6 r6 l* Y, g) w4 `
$ K$ m) s% H2 I. b, J1 w. v* K' D2 U. Q8 o8 b' c/ P5 Y- Q8 `
/ d4 U# Y) U' V V8 l, H* k8 j8 z6 v: b D& @$ v
& x2 X/ b' H3 U( y' [" I0 c) A/ w% {- W9 m0 y- B* d
3 c- r. g" {5 ]! e* |( I( r. J
! S5 G; Q0 r+ q. H+ X. `
F5 e7 w0 c, Q, W |
|
/1 
发表于 2011-10-18 18:25
收藏
淘帖
支持！
反对！
楼主