FPGA时序中为什么会有一个短的错误的数据跳变？

I_believe

2在1的上升沿时将数据3赋值给2，但是在实际观察波形时发现2在上升沿处有一个小的跳变，本来应该是由-1变成0，结果却出现了10223这样一个不相关的数据

请教，这种情况会是什么原因造成的？

4 k. S  y0 N! x- V5 l/ U0 Y

后来我把always里的非阻塞赋值改成下边这样的阻塞赋值后数据好像正常了，测试很多次都没再发现之前的问题，现在不太明白为什么会出现这种情况，为什么改成下边这种问题好像就解决了？

whatever_

always@语句中最好使用<=
不然容易出问题。

unfaithful2021

这个和什么时钟的快慢，以及什么复位应该没有关系，都是寄存器采样到了亚稳态。

purpose_857

只要是异步采样都有可能出现这个中结果，所以要做好跨时钟域的处理，在使用逻辑分析仪时，采用同步采样的方式。