应用在SAR ADC中的比较器问题

tryeverythingop

我想问一下在SAR ADC中的动态比较器，它的前置预防大结构如图所示，为什么最上端的PMOS和最下端的NMOS的栅极在同一电位？这样不就导致NMOS导通时PMOS截止，PMOS导通时NMOS截止，其原理是是什么？
- G+ d. v) [. r: h  w/ d

. V) x8 P: [* ~) O$ h
6 M, v1 A7 q0 j. ^% [

starskyuu

这种比较器属于可再生比较器，使用正反馈来实现两个信号的比较。原理是基于差分敏感放大电路，特点是需要时钟控制信号。相比其他结构，它的传输时间短，比较速度快，功耗低。直流功耗为0(PMOS导通时NMOS截止，NMOS导通时PMOS截止)。

modengxian111

用比较器在数字域比较多

tryeverythingop

starskyuu 发表于 2022-5-19 15:13
, c+ x5 A  Y$ c" G这种比较器属于可再生比较器，使用正反馈来实现两个信号的比较。原理是基于差分敏感放大电路，特点是需要时 ...

3 p7 U3 G; D" d谢谢你的回答，又学到了

killer00

123123123