fpga如何实现循环前缀

MrL1 · 发表于 2022-5-17 11:12

您需要登录才可以下载或查看，没有帐号？注册

x

就是一段串行输出数字，想把后面的一段提前，作为循环前缀，
用vhdl怎么样编写代码
或者用什么理念。

oewqe · 发表于 2022-5-17 13:08

就是设个寄存器啊，不知道你具体是要实现啥样的，比如array【7：0】，将它的后三位提前不就是array<={ array[2:0],array[7:3] }.....

dsgh · 发表于 2022-5-17 13:41

再看看别人是怎么说的

理论的 · 发表于 2022-5-17 14:04

同问，求结果

rergr · 发表于 2022-5-17 14:34

看一楼说的应该还可以吧

帐号		自动登录	找回密码
密码			注册

推荐内容 /1