找回密码
 注册
关于网站域名变更的通知
查看: 159|回复: 3
打印 上一主题 下一主题

如何将程序加载到FPGA?

[复制链接]
  • TA的每日心情
    开心
    2022-1-29 15:07
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2022-5-11 09:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    如何将程序加载到FPGA
    ) f4 N- \4 ]. m$ W
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2022-5-11 10:05 | 只看该作者
    使用JTAG下载。 使用EPCS 固化。
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2022-5-11 10:20 | 只看该作者
    一般的FPGA用Jtag下载后掉电失效。不过有的FPGA也带有FLASH,可以不用外接配置芯片。
  • TA的每日心情
    开心
    2022-1-21 15:22
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2022-5-11 10:30 | 只看该作者
    根据上电配置FPGA的过程中的状态,数据配置可分为3种方式写入FPGA中。1 q" _! d, E4 t# o2 i+ D
    (1)AS(ActiveSerial,主动串行)配置方式
    6 [3 a* \+ V* C# w: p在AS配置方式下,由FPGA器件主动输出控制、同步信号和时钟给外部的专用配置芯片,配置芯片收到FPGA的命令后,就把内部存储的配置数据发送到FPGA中,完成配置的过程。" w2 a. B( }  u# f3 R
    (2)JTAG(JointTest Action Group)配置方式, g9 o  o% M( z8 y- o
    JTAG是IEEE1149.1边界扫描测试标准接口。大多数的ALTERA FPGA都支持JTAG配置方式。应用Quartus II软件通过下载器将配置数据下载至FPGA中。在调试阶段一般选择JTAG配置方式,直接将编译生成的SOF文件下载到FPGA中,掉电后数据消失。4 d: c0 @' k$ u9 K
    (3)PS(PassiveSerial,被动串行)配置方式
    $ ]5 }. z3 E" K在被动串行配置方式下,系统是通过外围其他的器件来控制配置过程的,这些外围器件可以是配置芯片、CPLD和微处理器等,在配置过程中FPGA完全处于被动状态,只能够输出一些状态信号来响应这个配置过程。如果只选用一种配置方式,则可以将MSEL1和MSEL0直接接地或接VCC。如果选用多种配置方式则需要用FPGA对MSEL管脚按照上表中的值进行电平切换。MSEL管脚在配置开始之前必须处于稳态,不能悬空。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-27 10:49 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表