allegro DRC shape -hole 间距问题

y1014730 · 发表于 2022-5-8 14:08

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如图所示，规则里面的 shape - hole 的间距问题为什么shape - hole 不按照规则进行约束，变成了 8.1多MIL ，有没有大神能解决的。谢谢了

aarom · 发表于 2022-5-9 01:48

提示: 作者被禁止或删除内容自动屏蔽

aarom · 发表于 2022-5-8 15:15

提示: 作者被禁止或删除内容自动屏蔽

y1014730 · 发表于 2022-5-8 19:10

aarom 发表于 2022-5-8 15:15
* ^$ e, y/ W/ @8 ]6 z+ }% F% f* k是依THRU VIA 間距而非 hole間距, THRU VIA 單邊pad是至少4mill + 加上設計間距 ...

这个就是我内层不接线的地方不要pan,只留钻孔就可以了，我设置的是铜皮距离钻孔是6.5MIL，但是在PCB上并不执行这个规则，我是想问下，是什么原因导致我设置的是6.5MIL，但是间距却变成了8多，而设置的CLINE到钻孔的间距7MIL 这个地方却可以按照这个规则执行。是不是我阿里狗设置的有什么地方不一样

ldezgr · 发表于 2022-5-9 08:46

看看大佬们怎么说

y1014730 · 发表于 2022-5-9 15:24

aarom 发表于 2022-5-9 01:48
! d1 ~+ p) H) x9 f7 \/ h$ G* Y重點還有一個, 在設定User Preferences 某個功能不能打開, 不然會依有pad時避開距離. & }+ d1 b' d& Z1 f0 {) Y, d( z b7 @
4 c& Y4 l3 C( c/ ^
User Preferenc ...

谢谢大佬晚上回家试试看谢谢了

敢敢喔 · 发表于 2022-5-10 13:52

谢谢楼主的分享~

帐号		自动登录	找回密码
密码			注册

allegro DRC shape -hole 间距问题

EDA365欢迎您登录！

点评

浏览过的版块

推荐内容 /1