fpga的参数应该怎么看？怎么看有多少门？其他参数有什么用？

itch

EP2C5T144这个芯片应该是多少门的？
) K3 w3 y+ I2 `1 _' z; U2 x5 l+ y7 }我看datasheet没看懂，请解释一下：LEs、M4K ram blocks、Total RAM bits、Embedded multipliers、PLLs是什么意思以及有什么意义？

Memory00

      1. 在ISE项目中打开“view design summary”。
　　2. 在右侧design summary窗口中选择“detailed reports”中的“map report”。
( E: e$ c5 \! n+ \4 T　　3. 出现如下所示的内容。
　　Design Summary
　　--------------
　　Logic Utilization:
# B' n* H6 ?+ H; W5 {　　1. FPGA资源利用率
% y, Q: n; T2 J3 Y9 _　　Number of Slice Flip Flops: 11,555 out of 178,176 6%
　　Slice内部FF寄存器利用率：6%
+ S7 N' B6 f0 z2 X+ J$ S　　Number of 4 input LUTs: 21,446 out of 178,176 12%
　　4输入LUT利用率：12%
  N7 C4 l, _+ T2 t# g　　Logic Distribution:
7 c; j- E+ a: f: k　　2. 被使用的FPGA资源分布情况
' v0 z& N) I. F4 H& C　　Number of occupied Slices: 16,079 out of 89,088 18%
　　占用的Slice数目：18%。
　　假如一个Slice有两个LUT，片内总共有100个单位的Slice， 也即有200个单位的LUT，那么如果我们的设计使用了24个单元的LUT，而这些LUT分布在18个Slice里面时，恰好就是现在的这种情况了。即 Slice利用率18% （18/100），LUT利用率12%（24/200）。
　　Number of Slices containing only related logic: 16,079 out of 16,079 100%
  W9 Q. U: M  U3 c# T, |( v  A' k　　Slice里面只有互相相关的逻辑，这种Slice所占比例：100%
　　Number of Slices containing unrelated logic: 0 out of 16,079 0%
" r) `! |: u& L3 Y2 P1 x. Q! }% {　　Slice里面有互不相关的逻辑，这种Slice所占比例：0%
　　*See NOTES below for an explanation of the effects of unrelated logic
　　Total Number of 4 input LUTs: 25,027 out of 178,176 14%
　　3. 4输入LUT的利用率：14%
7 {( a1 _: z& U! `　　Number used as logic: 21,446
　　设计用LUT数目：21446
; H1 g# }% _* W! i　　Number used as a route-thru: 787
' R/ e1 g) P& c! k8 P　　布线路由用LUT：787
7 D: L! s( b0 c7 v　　Number used for Dual Port RAMs: 2,596
+ W& B, Q7 R& b" r8 g　　双端口RAM用LUT：2596
　　(Two LUTs used per Dual Port RAM)
# P9 O3 K. p  u3 \3 c2 y' @: w　　每个双端口RAM由两个LUT构成
' J$ S4 y2 [6 D- W+ C　　Number used as 16x1 RAMs: 64
　　用做16x1RAM的LUT：64
% ?) O. Q: k  Y+ G8 O$ s( `　　Number used as Shift registers: 134
　　用做shift register的LUT：134
! Z9 N6 \! h$ X  z　　4. 其他
　　Number of bonded IOBs: 495 out of 960 51%
5 P4 m# F4 H* F" \　　Number of BUFG/BUFGCTRLs: 8 out of 32 25%
+ T: G9 _8 @  `7 [; F  j　　Number used as BUFGs: 8
　　Number used as BUFGCTRLs: 0
* o4 W! f6 P) E8 q0 I7 v! a6 c/ |　　Number of FIFO16/RAMB16s: 19 out of 336 5%
　　Number used as FIFO16s: 0
$ }! [7 A& f& P1 [# @% q, {　　Number used as RAMB16s: 19
5 ?0 Z! [+ |9 K, ]$ u9 ?* T8 O　　Number of DCM_ADVs: 2 out of 12 16%
0 b9 m9 l* S3 Q/ J. n% Z　　Number of BSCAN_VIRTEX4s: 1 out of 4 25%
4 s0 ?( ^9 n- T6 R　　Number of RPM macros: 12
; R+ }# B) i9 N9 v　　5. 等效门数
- ?* c  t' q& A; p( A# ~2 U- d　　Total equivalent gate count for design: 1,681,068
　　这是一个168万门的设计。
& R" @2 r% {; Y, h8 G　　Additional JTAG gate count for IOBs: 23,760
) `5 q8 H' C5 m/ H3 s/ |　　6. 等效门数的意义
　　(1). 等效门数是对ASIC实现的大概估计。这里包含了两个意思：一呢是对ASIC实现的估计，也就是说ASIC实现的时候是在168万门左右的数量级；二呢是个大概估计，所以要强调的是等效门数仅供参考，和最后真正的ASIC结果可能会相去甚远，比如可能是100万门，也可能是300万门，甚至无法理解的数目。
! v; Q4 g% ~3 ~　　(2). 等效门数的单位是二输入的NAND和NOR，这一点未经确认，但是有这样的印象，因为在CMOS工艺里面NAND、NOR、NOT和XOR是基本的门结构。

芦根苏木

你综合编译之后会有一个对话框，上面有资源的使用情况。
1 i8 F: I5 z# X8 u* i7 j