CPLD和FPGA和DSP有何区别？速度最快的是哪种？

choose521

如果要输出1ns的高电平，1ns的低电平，也就是周期为2ns的占空比50%的方波信号，用cpld/FPGA/DSP如何做？
8 p) i7 S; M( B5 _- Y

oewqe

CPLD速度最快。
7 X. a- q0 X. e+ o
/ ?1 S; d! a3 _" {/ {0 J. tFPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。

! z8 g5 `  D  E" W( ]DSP主要用来计算，计算功能很强悍，一般嵌入式芯片用来控制，而DSP用来计算，譬如一般手机有一个arm芯片，主要用来跑界面，应用程序，DSP可能有两个，adsp,mdsp，或一个，主要是加密解密，调制解调等。
+ \6 O% T3 A" F+ A% ?8 E- b: [
/ f" i; N" w: X* l% S' }2 gCPLD是属於粗粒结构的可编程逻辑器件。它具有丰富的逻辑资源(即逻辑门与寄存器的比例高)和高度灵活的路由资源。CPLD的路由是连接在一起的,而FPGA的路由是分割开的。FPGA可能更灵活,但包括很多跳线,因此速度较CPLD慢。
& w. E$ `3 X) L! e# @

mqerew

好像这个没有必要用到上述任何一种器件吧.... （初步猜测你是想做激光测距仪）
; U; @7 o* s% n( c( C5 X你描述的只是一个普通的时钟信号，T=2ns F=500Mhz。用晶振+PLL就可以了，或者专门做的高频晶振。
1 I/ a/ [9 k1 x不过一般不会做到你想象中的“方波”信号，而是一个类正弦波。

ESCAPE

CPLD以群阵列（array of clusters）的形式排列,由水平和垂直路由通道连接起来。这些路由通道把信号送到器件的引脚上或者传进来,并且把CPLD内部的逻辑群连接起来。
4 G( b' U7 o: A- j