本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 做流片ASIC和做FPGA的RTL 设计之间有什么不同吗？
返回列表 发新帖
查看: 94|回复: 3
打印 上一主题 下一主题

做流片ASIC和做FPGA的RTL 设计之间有什么不同吗？

[复制链接]
choose521

该用户从未签到
跳转到指定楼层
1#
发表于 2022-4-27 09:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
做流片ASIC和做FPGA的RTL 设计之间有什么不同吗？- t% p! ~+ Y7 i  o

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
oewqe

该用户从未签到
2#
发表于 2022-4-27 10:50 | 只看该作者
ASIC前端需要考虑的东西更多，你的估计是对的。除此之外还有DFT设计等方面，的确ASIC前端要比FPGA更难。
- B3 m  i* T; k* @

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

mqerew

该用户从未签到
3#
发表于 2022-4-27 13:16 | 只看该作者
大致相同的, z- R# x0 H3 |( V# H

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

ESCAPE

该用户从未签到
4#
发表于 2022-4-27 13:41 | 只看该作者
比方对于状态机的实现，Asic就比较青睐格雷码，而Fpga则倾向于独热码。为什么呢？这是因为格雷码状态少，所以Asic实现时所需要的寄存器就少，资源就比较少；独热码的状态虽然多，但相应的组合逻辑少，而在Fpga实现时，主要受限于组合逻辑的之间的互连。
& Z" y; x+ }* E/ Z* n再有，Fpga多半会调用Fpga厂商提供的ip，而Asic可能都要自己设计，虽然SoC那么火，基于ip的设计: d3 B- J) @) r) T( U/ Z6 M* I

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-27 11:13 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表