找回密码
 注册
关于网站域名变更的通知
查看: 204|回复: 2
打印 上一主题 下一主题

FPGA系统中的电源纹波调试方案

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-4-25 09:53 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
8 }8 p1 t- A+ t7 ^; q& r' p" v
在某FPGA系统中,对电源系统进行调试,在同样的测试条件下,发现其中有一块板相对其它的板功耗总偏大,进而对其进行调试分析。5 [$ {2 ~/ H# t: B. c

5 _/ o+ Q. L* y) v0 t. O/ A, m在该系统中,输入电压为DC12V,输出电压有:5V、3.3V、2.5V和1.2V,综合考虑电源纹波和转换效率,在该系统中采用了DC-DC和LDO,基本框图如下所示:- u) l: r; |0 V$ t, D- z
: K8 w) U! Q! ?
$ h6 z+ e/ @. n$ v& y: [! H; Q
6 o/ O! X2 w- L, ^! V! o
该DC-DC为双路输出(5V和3.3V)。这里,功率电感的大小选择为10uH。以下是对各输出电压所进行的纹波测试,波形如下:0 F" c; M0 ], S# T8 C2 K" r
5 P0 j; ?$ s; D
7 y9 R7 I, F6 B8 @) u7 c) a
# c* W, [" S7 H3 v3 d4 }( U! }+ `
& V5 M# _5 ~$ Z3 C7 r! b- S6 m
由以上可以看出,各电压的纹波相当大,再次测试5V一侧的斩波波形,如下图。( i$ M) K! O5 U; l4 f

. {* F0 c5 m. a6 @& q0 e
3 I; T% [( r9 _6 h$ W3 H5 a
( z: N4 M2 g' A图5、5V一侧斩波波形% K% K& J, q2 f5 I

  y3 Q* m, d4 b% g8 |从图中可以看出,该斩波波形是较差的。在FPGA系统中则会表现为:整个系统电流偏大,进而影响功耗偏大。2 h  D# B6 s3 ~$ p

0 y( L/ z8 D' _7 h9 I$ b因此,这里重点考虑DC-DC外围元件的参数选择不合理。首先从功率电感入手,将其由10uH加大到15uH,再次进行测试。更换功率电感后的斩波波形如下,得到了较大改善。) ~+ N. I* X- V0 `4 q& {8 L/ m
* s1 d# h5 H1 [; l& y! C: q" k/ R
! n) J: ]/ O2 X6 N
7 c! x; l5 y" ]6 L$ t4 ]
图6、更换L后5V一侧斩波波形
" O  z8 p, P7 W
& U; W3 `$ @0 b7 d# p9 w  Y再次测量各电压纹波如下:/ v7 y- B4 I7 j, Y
! \3 Y! g% m: F( t2 A  c$ T8 q
9 z1 u' i: t+ l* }! P6 J5 }2 T
! r3 ~/ {: e: E7 {
图8、更换L后3.3V电压纹波
. t" h3 s' l; ]4 [- _7 i
# W- t) [2 f4 r' r; J6 q1 D% [5 O
0 k' S4 z% ~1 v) }( s: [. _
/ g! _% C/ Y5 C" Q0 [% |图10、更换L后1.2V电压纹波
3 N7 @1 l/ x. u9 }9 E& @0 N
, A) o% P  E& G; Y更换L前各电压的纹波分别为:126mV,65.6mV,49.6mV,39.2mV;
2 `, b1 E& L) M* P4 Q1 W+ m/ C2 f6 ~. W( A4 J' T, A
更换L后各电压的纹波又分别为:32mV,16.8mV,5.6mV,4.8mV。
! h' J) R5 l/ s2 I! k* t9 w* q* o1 a1 ?
从以上可以看出,各电压纹波对得到了较大的改善。继续对电路进行改进,加大去耦电容,经测试,纹波再一次得到了减小,不过作用并不是太明显。9 c; W  u/ _1 R* R$ k% }

7 G+ y* \& {9 d% V分析:若DC-DC的纹波较大,则会直接影响其转换效率,进而造成一些不必要的能量浪费,使整个系统的功耗偏大。
' I5 O. S& D  s8 b* m8 E
6 t. [; T% [! {9 {. {纹波偏大的影响:9 P5 q' t" I, b' g$ `
; H, j+ ]0 Z' l* E: O3 h, J7 H
纹波过大会引起系统工作不稳定,发热量偏高等。长期的工作不稳定还可能造成芯片功能下降或损坏
- _1 ^( k& x$ Q$ m. _3 i0 f
6 n1 m! W+ J0 [  M总 结:功率电感对于DC-DC的影响是极大的,在实际的DC-DC电源调试过程中,如果发现输出纹波较大,可以先测试一下其斩波波形,并首先尝试改变一下功 率电感的参数(应尽量满足芯片手册给出的要求),增大电源滤波电容等;纹波大还有可能是PCB走线不合理造成,所以在PCB的设计过程中也要引起重视(一 般在芯片手册中都有Layout指导,可参考)。7 w: }* b" g3 ^9 I
' m4 c% _5 v7 B7 }) {) [
一般来说,Buck型DC-DC的输出纹波应该控制在20-30mV以下,而LDO的纹 波则应该控制在10mV以下。如果纹波是50Hz或者100Hz有效值波形,则很可能是输入滤波电容小了;如果纹波是开关频率的有效值波形,则可能是输出 电感或电解电容小了;如果纹波是高频波形,则可能是反馈电路的元器件参数不当,或者是PCB走线不好等造成。% E! q. w& v+ j+ R6 B' E

5 c' U  P' J# f/ D在某些场合,若对纹波要求较高,而输入输出压差又较大,还可以考虑采用DC-DC加LDO的方式供电。
8 N# X  ?5 `: G% C; O  ?) [# K1 I/ S3 p1 s% S4 W4 v0 l+ m6 _
当然,以上这些都是针对一般的应用而言,如果是更高要求的系统,则应进行更加全面、深入的考虑和测试。6 w, D: x! \) {7 S9 j8 H' N. T/ v
  • TA的每日心情

    2019-11-19 15:29
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2022-4-25 13:24 | 只看该作者
    FPGA系统中的电源纹波调试方案

    该用户从未签到

    3#
    发表于 2022-4-25 13:37 | 只看该作者
    功率电感对于DC-DC的影响是极大的,在实际的DC-DC电源调试过程中,如果发现输出纹波较大,可以先测试一下其斩波波形,并首先尝试改变一下功 率电感的参数(应尽量满足芯片手册给出的要求),增大电源滤波电容等;纹波大还有可能是PCB走线不合理造成,所以在PCB的设计过程中也要引起重视(一 般在芯片手册中都有Layout指导,可参考)
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-27 11:20 , Processed in 0.140625 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表