怎么修改导线的属性？

catking5252

在allegro中，我把地分成了模拟地和电源地。因为设计原理图时候忘了把他们相连，所以在orcad中修改，把它们相连了；后来导入到allegro中，所有地网络变成了电源地，那么原来两种不同颜色的导线成了一种颜色，我觉得不太方便，那就又在原理图里面把电源地与模拟地分开了，之后导入allegro中，后来发现出现了很多DRC。而原本的模拟地的导线显示成电源地的导线。我想把drc消灭，怎么办？求救。

longzhiming

即然连了,就是同一个网络啊.肯定分不出颜色吧? 又把它分开了,你意思是,布好线再把它们相连?

longzhiming

: M8 S" t- [, S' A: P! C6 o好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开来显示啊,除非用个元器件隔起来. 要不怎么办? 请楼下高手给答案.

catking5252

longzhiming 发表于 2011-10-1 17:29
好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开 ...

4 A, J% m+ t; X
8 N6 M/ R' j; o# m+ C- r/ P$ e% b0 d不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到allegro中，然后又在orcad中把模拟地和电源地断开连接。再加载到allegro中，之后就有DRC错误。我在allegro中把模拟地和电源地的连线断开，依然有drc错误。想请教怎么消灭这些drc错误？

longzhiming

catking5252 发表于 2011-10-1 18:25
不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到alleg ...

- |, r2 s1 T6 z在tools菜单里有啊

longzhiming

Update DRC

dbit

在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从PCB中直接修改shape为FG就可以了。

dbit

你可以详细看一下DRC的说明再对症下药

catking5252

dbit 发表于 2011-10-1 21:44
6 S$ a* L% [, Q1 Q2 ^) d& i你可以详细看一下DRC的说明再对症下药

3 J: o  E5 E7 W0 k2 }呀，终于有大侠明白我意思了。但是还是不懂怎么改。
错误如下。
6 {6 r# f  J8 A0 R  f  < DRC ERROR >           

! V1 m  B+ x: ?9 J( g  Class:           DRC ERROR CLASS
( I0 x. S% V- [1 T4 D  Subclass:        BOTTOM
  Origin xy:       (-833.54 -2264.18)
  Constraint:      Line to Thru Pin Spacing
  Constraint Set:  DEFAULT
  Constraint Type: NET SPACING CONSTRAINTS
9 S- f, A. ?* s) a3 z# `- |
7 Z; E: l7 X/ S  Constraint value: 11 MIL
  Actual value:     0 MIL
7 w4 R% v* M6 q  `
  - - - - - - - - - - - - - - - - - - - -
# G. a& D% o* ~( g, u& H. @" G  [. `  Element type:    SYMBOL PIN
  Class:           PIN
- ]+ L. S' S0 O7 _* r8 F( e. k
  PIN:          R26.2
6 E3 X- N: X9 s, s% R$ A  pinuse:       UNSPEC
  location-xy:  (-856.52 -2287.16)
; k8 Z5 l. v3 Z; a2 Q  part of net name:  GND_SMALL_SIGNAL
  - - - - - - - - - - - - - - - - - - - -
' V3 M$ U' o5 u( G  Element type:    ODD-ANGLE LINE SEGMENT
  Class:           ETCH
  Subclass:        BOTTOM

  part of a connect line
" D6 O; S& T0 X3 y& `/ N/ b8 f1 A! J/ u$ [  Not on a Net
1 {" H9 i7 I* j/ T, C- M! O
0 G0 ?' x. H" c7 p7 G
1 H- ^4 S- `$ v- _( G8 @1 Q9 k+ J; b我发觉错误的地方都是NOt on a Net。但我怎么修改导线的属性，令到它是我要的网络呢？例如我本来是模拟地，相连后，变了电源地，再改，模拟地就出错了，但电源地就无问题。求大侠指教

catking5252

dbit 发表于 2011-10-1 21:42
7 ?2 `/ w( n. l# `* q" f在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从P ...

9 T9 g2 A) G* j$ @0 q1 ]/ }6 ~5 G6 e小弟新手自学。地不是shape，是导线来的。怎么改导线FG为GND呢。

dbit

DRC 描述是pin 和线 gap太小，是0，在16.3下，
1.allegro的linsence功换到SI模式(在file下的change editor),
6 a2 i* }; {; ]; M; i2.在logic菜单下有edit nets，点你想修改的网络就可以

catking5252

dbit 发表于 2011-10-3 11:52
DRC 描述是pin 和线 gap太小，是0，在16.3下，
4 g1 E  ~5 ^! |, _/ e4 K4 `+ E1.allegro的linsence功换到SI模式(在file下的change editor ...

. O# O; k$ h& ?/ |0 b9 c非常感谢您！