怎么修改导线的属性？

catking5252

在allegro中，我把地分成了模拟地和电源地。因为设计原理图时候忘了把他们相连，所以在orcad中修改，把它们相连了；后来导入到allegro中，所有地网络变成了电源地，那么原来两种不同颜色的导线成了一种颜色，我觉得不太方便，那就又在原理图里面把电源地与模拟地分开了，之后导入allegro中，后来发现出现了很多DRC。而原本的模拟地的导线显示成电源地的导线。我想把drc消灭，怎么办？求救。

longzhiming

即然连了,就是同一个网络啊.肯定分不出颜色吧? 又把它分开了,你意思是,布好线再把它们相连?

longzhiming

0 y; z8 @. }) q* }
9 w; y- o; \4 j1 p& D9 Z好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开来显示啊,除非用个元器件隔起来. 要不怎么办? 请楼下高手给答案.

catking5252

% |, p. X6 N: k& \$ _, O

longzhiming 发表于 2011-10-1 17:29
  t. r  A9 G4 r7 H好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开 ...

2 M% w7 B# m' h, h
不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到allegro中，然后又在orcad中把模拟地和电源地断开连接。再加载到allegro中，之后就有DRC错误。我在allegro中把模拟地和电源地的连线断开，依然有drc错误。想请教怎么消灭这些drc错误？

longzhiming

catking5252 发表于 2011-10-1 18:25
不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到alleg ...

! G' y0 S7 X. M7 L) F在tools菜单里有啊

longzhiming

Update DRC

dbit

在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从PCB中直接修改shape为FG就可以了。

dbit

你可以详细看一下DRC的说明再对症下药

catking5252

dbit 发表于 2011-10-1 21:44
) C7 z9 M4 @5 R2 }. ~' x7 I你可以详细看一下DRC的说明再对症下药

9 `- [/ B# [. J2 u" k# I+ }! M5 H( T呀，终于有大侠明白我意思了。但是还是不懂怎么改。
错误如下。
  < DRC ERROR >           
+ H6 G% g8 z  {$ t# h
  Class:           DRC ERROR CLASS
  Subclass:        BOTTOM
- ]% K6 p& g7 X( }8 W- H0 b) z  Origin xy:       (-833.54 -2264.18)
  Constraint:      Line to Thru Pin Spacing
  Constraint Set:  DEFAULT
( c# Z! o2 |) Y6 ~' P/ {  Constraint Type: NET SPACING CONSTRAINTS
# i3 |$ L1 Y  m0 I
* g& }9 V4 F$ F* a& u  Constraint value: 11 MIL
' k3 F/ x( S. y  Actual value:     0 MIL

7 t4 f3 K2 B# k+ d7 A# u  - - - - - - - - - - - - - - - - - - - -
  Element type:    SYMBOL PIN
  Class:           PIN

  PIN:          R26.2
, W: l4 G* s  I+ Q( X8 M  pinuse:       UNSPEC
  location-xy:  (-856.52 -2287.16)
  part of net name:  GND_SMALL_SIGNAL
2 v. U! D  B0 T  - - - - - - - - - - - - - - - - - - - -
  Element type:    ODD-ANGLE LINE SEGMENT
# d! r6 R# I! y# S7 F  d7 s( c  Class:           ETCH
/ L- k3 v7 }1 d4 h" e  Subclass:        BOTTOM
: |1 Q& |, c: q! I
  part of a connect line
  Not on a Net


; }  ~7 G# g) I, N我发觉错误的地方都是NOt on a Net。但我怎么修改导线的属性，令到它是我要的网络呢？例如我本来是模拟地，相连后，变了电源地，再改，模拟地就出错了，但电源地就无问题。求大侠指教

catking5252

dbit 发表于 2011-10-1 21:42
% L$ e" J( ]' b. ?( Y4 X* P在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从P ...

: L$ W3 r3 G0 S小弟新手自学。地不是shape，是导线来的。怎么改导线FG为GND呢。

dbit

DRC 描述是pin 和线 gap太小，是0，在16.3下，
6 X! x, @& Q6 J, N7 ^0 D/ Q1.allegro的linsence功换到SI模式(在file下的change editor),
2.在logic菜单下有edit nets，点你想修改的网络就可以

catking5252

dbit 发表于 2011-10-3 11:52
DRC 描述是pin 和线 gap太小，是0，在16.3下，
1.allegro的linsence功换到SI模式(在file下的change editor ...

非常感谢您！