fpga是如何复位的

someone

FPGA有固定的复位PIN么
( N# Y. B! X( a( V  C( l没有的话复位信号如何配置?
  z3 J5 i( K7 m6 E我又外部产生的复位信号，可是接到哪里，是不是需要内部逻辑的配置?
5 E( T: o+ G' W# {7 k) k: B

elephant_

一般使用同步复位，异步释放。

whatever_

  FPGA中复位可以分为两种异步复位和同步复位。
$ p2 B% n6 [; T5 C# l1.关于异步复位
7 y; R$ J$ L. `$ U; ~; |  \1 z下面给出一段异步复位的代码：
+ v7 D% m4 L' Lalways @ (posedge clk or negedge rst_n)
if(!rst_n) b<=0;
: q7 B9 ^5 G7 K2 r- ?else b<=a;
这就是异步复位。
$ g2 p1 y$ Q- \7 L2.关于同步复位
! f  j  d  J& c4 {% ]8 X下面给出一段同步复位的代码：
5 }: K. a& J; l" H% D. galways @ (posedge clk )
if(!rst_n) b<=0;
9 B, R  C1 h6 J7 Oelse b<=a;
这就是同步复位。

R_myself

同步复位，异步释放