一前言+ x. Y, I* ?3 h
随着电路速度的增加，信号完整性在电子设计中变得更加重要。更快的数据速率和更短的上升/下降时间使信号完整性更具挑战性。信号的失真和降级会对电磁兼容性产生不利影响。随着信号完整性降低，电路辐射和电路抗扰性都可能会增加。9 O) Y/ ]; Y* J: e
- h; o% i |; D4 ~
二如何导致EMI" `* S& s( E5 ]
+ e6 E$ X) }& n9 z3 @7 h
有关信号完整性（SI）的论文经常提到信号完整性会导致电磁干扰（EMI），但论文里很少提到原因。使用EMI分析软件，可以很容易地看到SI和EMI之间的联系。下面提供了一个具体的例子，说明如何改变一个信号特性从而影响电缆辐射，这是许多系统的关键EMC特性。 2 _/ g6 P6 @) W/ j# {( i- v2 b" d' q0 \ }8 X% }
三信号完整性不是EMC# Z& [8 m9 t7 s& t" q/ D
0 a" F3 k) s5 n/ R" F/ t7 h 在我们进入示例之前，重要的是要对信号完整性（SI）和电磁兼容性（EMC）做出区分。SI和EMC是两个完全不同的学科，SI和EMC之间存在重叠的相互作用，但每个都有自己的特色。( L; N5 c. l( J) }( `4 u
8 h- r* n3 \0 i- X 四SI和EMC的差异8 Z/ t) U+ Z( Q" `- Y/ z9 T. ?2 a# Z
- M. c! ^4 e: r: d! w$ X SI关注数字电路的模拟特性，EMC关注的是确保电路操作不会产生过多的干扰，并且电路不易受到干扰。SI基本上是一个时域范围，而EMC主要是频域范围。 - }7 u: j- D; ]5 d) v! ~) W* @% e: a! c9 A" h0 n/ W
五SI影响EMC, n. s2 H4 V" E5 O x
/ A) e7 X# O' r 信号完整性差会从电路走线和信号线产生更大的辐射。以下示例说明了SI影响EMC的一种方式。这个示例对比了两个平衡差分LVDS信号产生的电缆辐射。首先，LVDS信号的偏移为零，然后将它的偏移改为200ps。该示例使用标准辐射发射测试设备，测试10MHz至2GHz内LVDS发射的辐射。 ! i$ k. D( c8 T6 {5 o; G0 t/ m6 J5 G% k; t* Y
+ E. a/ d b" J9 [& ?# E/ U) T- U- R3 M
首先，针对电路没有信号偏移的情况测量辐射发射，此时正负驱动器输出同时转换，上升和下降时间完全匹配。然后，当电路仅有200皮秒的信号偏移时，测量辐射发射，偏斜引入了大约70mV的共模电压，每次电路改变状态时都会非常短暂地发出脉冲。虽然两项分析均显示辐射发射低于限值，但请注意信号偏移会导致电缆辐射在90MHz时跳跃55dB。当存在来自系统中其他电路的共模噪声的累加效应时，辐射发射可能容易超过限值，导致EMI测试失败。/ U6 L h2 Q( i( Y, |
/1 
发表于 2022-4-14 13:29
收藏
淘帖
支持！
反对！