找回密码
 注册
关于网站域名变更的通知
查看: 244|回复: 3
打印 上一主题 下一主题

如何设计FPGA的PLL模块?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-4-7 10:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请问用Altera Quartus2还是用Xillinx ISE好啊?从两家的FPGA的性能和软件的使用角度能否给些建议啊?
0 e0 e  p3 @* K5 |

该用户从未签到

2#
发表于 2022-4-7 10:52 | 只看该作者
使用FPGA时,要产生需要的特定频率是一件非常简单的事情。一种方法是自己设计对输入的时钟进行倍频和分频。另一种非常简单的方法,使用FPGA自带的PLL,如果运用MegaFunction图形化的设计方法定制PLL模块,仅需几步即可完成。
+ A8 u. M0 X9 u/ l2 h  打开MegaWizard Plug-In Manager,在Installed Plug-Ins下,展开I/O,找到ALTPLL模块。如果没有选择器件,可以在窗口右边最上选择器件。选择要生成模块的程序语言,输入要生成的模块文件的路径和名字。
& ~. [, t  G* H7 W# l. |1 `+ O  第二步进入到类似web的设定参数窗口,可以点击各个步骤的链接跳到相应步骤去。右上角的About可以看到这个ALTPLL模块的相关信息,Documentation里有模块用户指南、设计参考等参考文档,还可以生成样例波形作为参考。: b' ?% \% O0 x4 W
  1、General/Modes。在General栏里设定器件,速度等级,输入频率,还可以将PLL设置在LVDS模式下(需要器件支持)。在PLL type中设置PLL类型(影响补偿模式)。
6 c" {, _& L3 b7 ?  q% }' w3 }, d  2、(Scan/Lock)设置PLL控制信号。
, ~1 j  X8 h8 x  @: x  3 、Simulation Library选择模拟时使用的库。8 x7 _4 T; T( ]) N
  4、 Summary可以看到将要生成的文件。
# a: ^- r* G3 e$ _  MegaFunction的ALTPLL模块实际是使用代码,通过调用altera_mf库中的PLL模块实现PLL的。打开生成的.vhd文件可以看到调用情况。% H* B. \( D- M1 P

该用户从未签到

3#
发表于 2022-4-7 11:24 | 只看该作者
用Quartus2里现成的PLL模块一般就满足要求了,在空白处双击,查找altpll,配置后加入工程,就可以使用了,在megafunctions文件夹里。
0 Q9 r0 R7 }" Q( k/ m" G

该用户从未签到

4#
发表于 2022-4-7 13:41 | 只看该作者
Altera和Xilinx的FPGA和相关软件用起来都不错,性能差不了多少,但是使用上肯定是有差别的,关键是看哪个用的习惯,学的方便。目前来说,Altera有不少大学计划,所以学校实验室里用的较多,我上学时就是学的Altera的。但现在公司里用的Xilinx的。学了其中一个,再用另一个,上手非常快,大体都是类似的东西。所以关键在学的方便,有资源可用。不用特意的划分。7 ^6 U7 s3 U7 V. I
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-27 18:40 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表