|
使用FPGA时,要产生需要的特定频率是一件非常简单的事情。一种方法是自己设计对输入的时钟进行倍频和分频。另一种非常简单的方法,使用FPGA自带的PLL,如果运用MegaFunction图形化的设计方法定制PLL模块,仅需几步即可完成。
+ A8 u. M0 X9 u/ l2 h 打开MegaWizard Plug-In Manager,在Installed Plug-Ins下,展开I/O,找到ALTPLL模块。如果没有选择器件,可以在窗口右边最上选择器件。选择要生成模块的程序语言,输入要生成的模块文件的路径和名字。
& ~. [, t G* H7 W# l. |1 `+ O 第二步进入到类似web的设定参数窗口,可以点击各个步骤的链接跳到相应步骤去。右上角的About可以看到这个ALTPLL模块的相关信息,Documentation里有模块用户指南、设计参考等参考文档,还可以生成样例波形作为参考。: b' ?% \% O0 x4 W
1、General/Modes。在General栏里设定器件,速度等级,输入频率,还可以将PLL设置在LVDS模式下(需要器件支持)。在PLL type中设置PLL类型(影响补偿模式)。
6 c" {, _& L3 b7 ? q% }' w3 }, d 2、(Scan/Lock)设置PLL控制信号。
, ~1 j X8 h8 x @: x 3 、Simulation Library选择模拟时使用的库。8 x7 _4 T; T( ]) N
4、 Summary可以看到将要生成的文件。
# a: ^- r* G3 e$ _ MegaFunction的ALTPLL模块实际是使用代码,通过调用altera_mf库中的PLL模块实现PLL的。打开生成的.vhd文件可以看到调用情况。% H* B. \( D- M1 P
|
|