找回密码
 注册
关于网站域名变更的通知
查看: 198|回复: 3
打印 上一主题 下一主题

FPGA与DSP进行性能比较时,在条件语句比较多时,不适合用FPGA来做?为什么?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-4-6 10:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGADSP进行性能比较时,在条件语句比较多时,不适合用FPGA来做?为什么?
" Y0 J: q5 A1 A; [% {; r0 F+ g# d为什么FPGA不适合做条件运算?比如有100个条件语句,这算不算多?% d3 E( |$ w9 E* l+ t8 `

该用户从未签到

2#
发表于 2022-4-6 10:52 | 只看该作者
FPGA处理是用硬件电路实现的,条件太多可能会导致判断逻辑电路比较复杂,而且逻辑运算一般在时钟的节奏下进行,这样就会导致时钟频率降低,速度减慢,所以最好不要条件太多,100个条件在软件里面都算多了,反正我在fpga里面没有用过这么多,DSP我用的不多,他是利用软件在处理器运行来实现,他可以把if分为多个周期来判断,应该比用fpga实现好点。
9 i0 r0 [( Y7 y

该用户从未签到

3#
发表于 2022-4-6 13:10 | 只看该作者
再看看别人是怎么说的
7 [4 m8 y5 `& B  C

该用户从未签到

4#
发表于 2022-4-6 13:33 | 只看该作者
同问,求结果0 G% J7 M% J) D& r( U
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-29 06:07 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表