|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
FPGA即现场可编程门阵列（Field Programmable Gate Arry），与之对应的是FPAA现场可编程模拟阵列（Field Programmable Analog Array）。这是一种可以通过重新编程来实现用户所需逻辑电路的半导体器件
( j' L( m( Y* ?6 q. F2 ?2 k. N* N8 y* \6 B
布尔代数- y3 o( s+ t j% x" O, N8 P' G7 z
布尔运算是一种二值运算，在布尔运算中，运算数只有0或1，基本运算有与 ·、或 +、**非 ~**三种，可以通过这三种基本运算构造出异或、与非等等运算% W. t7 t0 M8 z5 M O- W. p5 a
+ G H+ {. Q/ ?" f# h) m: W布尔运算遵循的定理如下：
6 n. ?! g; ?5 @- C% P* x/ U
( w* `1 i$ M# w% @零元：x·0=0，x+1=1
8 `* o9 w/ x: A单位元：x·1=x，x+0=x6 R0 ^6 O5 B1 U' P' d' f h
幂等律：x·x=x，x+x=x. Q9 n* m7 E( c. B. N# c
补余律：x·(~x)=0，x+(~x)=15 B/ _+ N! \! Q/ x2 s7 O1 t
互反律：~(~x)=x c+ f8 d% B3 p) _9 u$ J- K0 y& ]
常见的交换律、结合律、分配律" J7 `" `9 ?6 ?6 }- b+ [2 Y1 X1 S; |
吸收律：x+(x·y)=x，x·(x+y)=x0 [0 {' Y- k$ |2 w" f- u" p
德摩根定律：~(x+y)=(~x)·(~y)，~(x·y)=(~x)+(~y)1 C0 j7 B" r: }& Q/ c* W$ c
布尔代数中的函数用逻辑表达式来描述，描述同一逻辑函数的逻辑表达式可能有多个。逻辑表达式中，逻辑变量以原变量或反变量的形式出现，原变量和反变量统称字面量，字面量的逻辑与称为与项，与项的逻辑或运算叫做积之和，包含所有字面量的与项称为最小项，由最小项构成的积之和称为标准积之和（标准积），类似的存在或项（字面量的逻辑或）、和之积、最大项、标准和的概念4 t% s# s+ ?0 x# x: N+ j( r8 Z/ }
& l/ u: |9 C" v `7 ] @2 f6 I2 C
逻辑函数还能通过真值表描述，针对逻辑函数所有可能的输入组合一一列出输出值就可以得到真值表。一个逻辑函数的真值表唯一，实现真值表定义的功能的电路称为查找表（LUT，Look-up Table），这就是FPGA的基本单元
. u0 F1 e" S- a- W. F% x7 g5 I5 m A
写FPGA逻辑就是写其中的查找表逻辑1 T R* f: @) ~/ T3 t* B; z* ]
! s; V3 K0 Z' w
数字电路5 l* V& e9 U# A/ q6 E; E
数字电路也可以叫做逻辑电路
8 W9 A4 z. h- y! L7 `
5 {, B" W" X/ G' C1 Q# l [本质是用电路描述数字布尔逻辑。
/ Q+ b9 } f( e7 k1 Q, d
6 f/ K5 Q' q" W! @8 ]' S' f8 {2 G4 d所有逻辑电路都能用积之和表达式来描述9 K$ l$ ?/ R! t! I( H0 F4 k
7 k4 F. j4 l' e( Z# ~/ B组合逻辑电路; S# j$ ]! R2 x' ]( x
不包含记忆元件，某时刻输出（逻辑函数值）仅取决于该时刻输入的数字电路就是组合逻辑电路
" t& }+ Y6 c; O: @. w" G4 P$ L3 X% I( f! v( g9 c7 e( z( P
使用与-或-非三种门电路组合成的组合逻辑电路可以实现任何逻辑函数。这种方式被称为与-或逻辑电路或者是与-或阵列
$ [; q0 K& f& H8 k1 f2 D! y5 N' t) \% f5 p" o4 t$ W
PLA（可编程逻辑阵列Programmable Logic Array）就是使用与-或阵列& D2 S6 P* ^; C* J, I: W4 J
$ `. `" j: ^# G/ ^
时序逻辑电路
5 }' Y" ?( m f* {含有记忆元件，某时刻输出取决于该时刻输入及系统过去的电路状态的逻辑电路就是时序逻辑电路7 I; h1 R+ O9 z4 N% q( j7 q9 C
& O! i( _% @" }- k时序逻辑电路分为同步和异步两种
$ T3 z, Z4 V6 ^) x7 v6 x2 J2 }" S1 e' i/ M; G) I2 q' _/ K+ B% |
同步时序电路的输入状态和内部状态的变化由时钟信号控制同步进行，但异步时序电路不需要时钟信号) D/ W3 l2 G5 F0 D, d
2 \( O8 m# N2 p
异步时序电路设计需要考虑临界资源、亚稳态等诸多因素，FPGA很少涉及异步时序电路。一般地，FPGA使用有限状态机模型来实现同步时序电路，同步状态机将会在之后的硬件算法部分介绍8 ?* s1 _4 v$ U: M
' F9 R! ]7 ^- \) X6 N! a- w* H
同步状态机分为Moore和Mealy两类，Mealy模型的状态数一般比Moore模型的少，电路规模一般也更小，但输入会立刻反映到输出，容易造成信号竞争导致非预期的错误输出，这种情况称为竞争冒险。Moore电路速度快且不易发生冒险，但是电路规模较大
4 B. B3 ^) b1 R2 N% b
) p( h3 K+ n- E: T8 y同步电路设计
& a. k6 C3 q; h& u4 m6 b8 [同步电路让系统状态的变化和时钟信号同步，从而降低电路设计难度1 N. {* g$ ~" z9 H9 |( l
) k) K; F8 c% R/ f, ]0 O
同步电路设计是FPGA设计的基础
/ {2 y4 m; V @+ d) r! L; h
m1 H* z) Y2 `& n; H5 Q8 \: x触发器（Flip Flop，FF）是一种只能存储一个二进制位的存储单元，一般用作时序电路的记忆元件。FPGA内一般使用D触发器（D-FF）在时钟跳变沿将输入信号的变化传送至输出
+ ^# {8 i0 A- r% y! V! ], m
( k B# |+ p& w4 H2 v它的真值表如下所示' q' U/ m- O% \5 J9 j/ P0 }
. H A2 b* A- o' _* B: X
输入 D 时钟 CLK 输出 Q 反相输出 Q# C' U# Q2 Z0 n0 ^" q5 \
x 0 保持之前状态 保持之前状态
! V* t! R1 E; d& O% J3 b* g' d a0 上升沿 0 1$ {3 q- o( K& \
1 上升沿 1 0
8 }! b& y3 d: A! Q/ Nx 1 保持之前状态 保持之前状态
+ V% k* K( ~4 W. vx 下降沿 保持之前状态 保持之前状态8 N, j% R3 \2 u% o- N. o8 N
无论输入如何 当且仅当上升沿时 Q<=D Q<=(~D)" G% ^# n1 n$ q/ S# ~
任何其他情况 保持之前状态 保持之前状态5 c7 n+ ]# t2 [& E3 `1 C! L5 ~7 Z
D触发器的局限性$ Z7 y* m, G+ @
CMOS工艺下，D-FF由传输门1、主锁存器、传输门2、从锁存器串联组成! ]& `4 z# c Z! K# Y9 T8 C& D! j3 a
7 A& x7 y6 s8 q$ Q6 x传输们起开关作用，会随CLK的状态变化切换开关，外部信号先被锁存在主锁存器，一个时钟周期后，信号会被再次锁存在从锁存器。这里传输门1和传输门2的时钟相位相反。
3 s+ _# }6 v! ^8 j% U! z9 C0 a8 k
5 w7 H* o c5 S$ Q7 o _* V' u然而由于寄生电容、寄生电阻的存在，在时钟信号变化过快时，如果读取到还没有稳定下来而是在0和1之间摇摆的中间电位就会导致读取错误，这被称为亚稳态。所以一般会通过建立时间（Setup Time）来约束在时钟上升沿到来前输入D保持稳定的时间
* u: h" F) G: i1 m& F6 M. y7 N2 _5 \+ r4 t8 h) m7 R
对于下降沿的情况下，若输入在传输门变为高阻态之前就发生变化也会出现反相器环路震荡的隐患，所以使用保持时间（Hold Time）约束* f z0 K4 T* {5 P0 h' W
8 T& C0 ^7 |7 c9 k) l
由于这两个约束的存在，时钟频率需要受到限制，FPGA设计中使用静态时序分析STA来评估性能，静态时序分析主要评估FPGA上设计电路的延迟是否满足时序约束。此外还需要使用DRC约束和DC约束来保证电路的结构无误* ~1 r* m0 n" v6 g3 H6 ~
6 S; K S9 U' z* ?; w
STA验证具有验证速度高的特点，但对电路结构有要求：9 F u, v, |0 P# R+ p
% y0 m5 M: W% I
延迟分析的起点和终点必须是基于同一时钟的FF，从而能够通过累加延迟来计算、验证每条路径的总延迟
. w }+ `# `- C2 c5 L所以FPGA一般来说都会使用单相同步时钟来设计
. v7 c& F1 k4 |6 a( R2 z5 E! M1 Q( a3 y7 G, {5 D
由于时钟信号驱动的负载（扇出数）、布线延迟等导致的时间差称为时钟偏移（skew）
1 c' a# u* S, d* H! Z
; _7 u& r+ p2 O* v由于时钟振荡器或PLL器件的输出变形或信号变形导致时钟边沿偏离平均位置的情况称为时钟抖动（jitter）
: R+ O% a/ Y1 \1 m6 W$ \' ^, m+ U* `
在实际ASIC设计中，需要控制时钟偏移和抖动在一定范围之内；FPGA上已经提前实现好了多层时钟树结构，并通过驱动能力强的专用布线（global buffer）将时钟低偏移地连接到全芯片的FF上，所以在时钟设计上比ASIC简便很多
: q/ Z0 T2 G1 F7 a ^, p r
/ p* E( z3 _; k8 Q& {cpld
5 S& O* [3 O v$ X) ]/ ]& _6 @所有可编程逻辑器件统称PLD，而其中有CPLD（Complex PLD）一个特殊的分支，与FPGA相反，它基于ROM技术制造，基本结构是乘积项。由与阵列和或阵列组成的与-或构造就称为乘积项形式，这一结构的特点就是成本低廉、掉电后不会丢失逻辑& G0 u: A! F! }! j4 W
: V9 K2 M3 p; Q& I* x) x+ ?5 ~! ?+ d% {! w
" l: p' K9 F* p. ~+ }. k/ j
|
|
/1 
发表于 2022-3-31 17:53
收藏
淘帖
支持！
反对！