FPGA中 IP内核指的是什么？

MrL1

FPGA中 IP内核指的是什么？它都是什么形式的
% c+ S. b+ v7 C% o- i

oewqe

是Altera或者Xilinx提供的需要付费的知识产权核，用户输入设计参数，生成即可使用。
8 w& V$ ~/ O" Z6 `! h) @) ]" r

dsgh

IP内核模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路、器件或部件。它有几种不同形式。IP内核模块有行为（behavior）、结构（structure）和物理（physical）3级不同程度的设计，对应有主要描述功能行为的“软IP内核(soft IP core)”、完成结构描述的“固IP内核(firm IP core)”和基于物理描述并经过工艺验证的“硬IP内核(hard IP core)”3个层次。这相当于集成电路（器件或部件）的毛坯、半成品和成品的设计技术。
% ~% x. v* _, o7 _' m8 X+ D+ H, t

理论的

硬核提供设计阶段最终阶段产品：以经过完全的布局布线的网表形式提供，这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级(RTL)文件，因而更易于实现IP保护。

land

大多数应用于FPGA的IP内核均为软核，软核有助于用户调节参数并增强可复用性。软核通常以加密形式提供，这样实际的 RTL对用户是不可见的，但布局和布线灵活。
" l0 G# e5 j* i, m6 ~* v) L