找回密码
 注册
关于网站域名变更的通知
查看: 155|回复: 1
打印 上一主题 下一主题

完美时序--时钟产生和分发设计指南

[复制链接]
  • TA的每日心情
    无聊
    2022-8-1 15:02
  • 签到天数: 84 天

    [LV.6]常住居民II

    跳转到指定楼层
    1#
    发表于 2022-3-24 10:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    时钟发生器在当今的设计中起着举足轻重的作用,在对高速度的追求中,很多系统采用了
    0 e, q9 z) I, m, S' d同步设计方式,随着此方法的应用,对相同时钟产生各种频率以及产生许多副本的需要也
    / _) m/ Z! w4 C" A3 j" M+ `' E随之产生。在大多数系统中,这些时钟需要彼此同相,否则,则将损失宝贵的周期时间。! M. y& e2 I" m3 _. h; {8 Y6 f4 @0 k  F3 Z
    在保持所有器件以其峰值速率工作时,时钟之间的偏斜变得非常重要。专用的时钟缓冲器9 }- c0 d& L# m! _3 K0 a" M, g0 X8 F' S
    在提供纯净、精确的时钟信号方面起着主导作用。

    完美时序--时钟产生和分发设计指南.pdf

    5.31 MB, 下载次数: 0, 下载积分: 威望 -5

    该用户从未签到

    2#
    发表于 2022-3-24 13:32 | 只看该作者
    FPGA时序都需要仿真,
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-29 06:06 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表