|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
' h* y) `; T3 W4 R, f$ I
FPGA大致由三部分构成：9 i/ n! `5 F0 u7 \- R
6 d: K. D4 u) |/ P( G
实现逻辑电路的逻辑要素：逻辑块
% L* L9 n5 f7 e. _. A4 @( `一般由查找表LUT、乘积项PT、数据选择器MUX等组成，不管什么方式，都应该是由实现FF等器件的数据存储电路和数据选择器MUX组成的
7 k$ r4 u# v7 Z; u! I; @- g6 A2 a8 P- d" t2 I
和外部进行信号输入/输出的要素：I/O块
1 ^+ ]) h; c3 q$ N. b" ?% q- `连接IO引脚和内部布线要素的模块，其中通常包括控制上拉下拉、输入输出、极性、速率、开漏等模式的控制电路和触发器等数据存储电路。一般会支持TTL、PCI、PCIE、SSTL等等单端标准IO和LVDS等差分标准IO
! F9 p5 A2 I- H. u0 v0 ]
, h, P( d5 L/ `7 c: D连接前两种元素的布线要素：包括布线通道、开关块SB、连接块CB
: z: X& P1 ]' f9 v" r7 u可以通过布线资源形成任意的布线通路，其中主要通过开关的编程配置决定选择哪个布线通道
- ^+ x* n( r5 Z |4 v
3 \7 I* G1 X0 a8 t6 u0 u0 O) ~实际电路中还可能加入硬核处理器、DSP模块、块存储器等等其他具有固定功能的硬核电路# Y7 N. F! y, g5 r9 y
+ |. c# z8 g" X$ E2 L
硬核：具有固定结构、无法使用硬件描述语言编程的电路2 @' A, ? R8 R5 k2 h. Q' Q
0 w3 M. j9 H+ ^; k* F, x* n2 a
软核：具有一定结构，可以使用硬件描述语言编程的电路3 y2 l7 B# w2 @! G7 J2 W
8 C: g9 e* T1 i! D& b
这三个部分一般呈岛型排布，每个“岛“占据一个格子，格子之间是布线要素5 k" A' k1 F6 k! o* V4 v
, p3 F* w+ L7 i( m& j
2 f+ r5 ]( a+ Y h7 E6 r" b& a! r/ g+ Z) e: g8 U9 A5 {+ b
|
|
/1 
发表于 2022-3-21 15:57
收藏
淘帖
支持！
反对！