Pattern功能检查数据传输错位

oponi

为了进行设置和保持时间的验证，系统设计人员可以采用测试模式来生成可以在FPGA中验证的特定Pattern。在测试模式下，可以使用用户自定义的Pattern对每个上升沿和下降沿进行位翻转。这是用来测试FPGA和ADC的LVDS数据接口之间传输状况的最好方法。

3 U) D  h: f' }  D这种测试方法确定了ADC和FPGA之间传输的好坏。如果测试模式数据传输完美的匹配每个时钟周期的测试pattern的位翻转，那么对于实际输入的设置和保持时间即是可信的。如果测试模式通过，则可以认为ADC的LVDS数据和FPGA之间的传输是合适的。
7 N, S$ S$ p: A

理论的

在pattern测试模式下，生成的眼图的连续的。因此，任何一个眼图窗口都可以用来对数据传输进行校准。
8 X+ G5 b, Z- c

ESCAPE

FPGA内部的IDELAY单元可以对输出传输进行微调，以防止由于PCB的走线或FPGA本身代码编译时的时间约束，造成的数据线之间的倾斜。
7 I# N2 M$ B1 X  w+ m' ~