如何使用AG256实现EPM240同样功能（Altera的PLD芯片）

xujian343383

5 r( T. n# D! a* [

转化的方法如下，希望帮到大家：

  [  q. Q: c! L5 c

1. 使用厂家提供的Supra.exe软件，导入License文件（可以联系我们获取）

2. 准备原始工程<from_dir>

在Quartus II中完全编译成功的基于MAX II或Cyclone IV器件的工程目录。请确认选择与AGM器件管脚兼容的正确型号。

l 导出设置文件（AG10K/16K系列不需要这一步）

在QuartusII中，选择菜单：“Assignments -> Export Assignments...”。使用默认选项，点击“OK”按钮。如下图所示。

一个<design>.qsf文件将生成到<from_dir>/atom_netlists目录下，用于项目转换。关闭此工程。

) B$ @' A, T. M3 x% G

3.工程转换（Migrate）

打开Supra，新建工程（File->Project->New Project），设置工程目录和工程名称。

在Migrate界面填入信息：

l 目标运行目录<run_dir>（AGM工程目录）

l 原始项目目录<from_dir>

l 选择设计名称（应自动从<from_dir>中找到，请点选）

l 选择AGM器件型号

l 非管脚兼容器件需要添加VE文件，见相关文档

l 非兼容IP，通过Supra产生IP文件后再添加

l Mode选择Compatible

l Backward Compatible选项，如果使用老版本Quartus II（无Cyclone IV device）可以选上

点击“Next”按钮。如开始未创建AGM的工程目录，可根据输入目录的名称自动产生，选择“Yes”。Supra在AGM的工程目录中生成所需文件

Quartus II中打开<run_dir>中的<Design>.qpf工程。选择菜单：“Tools -> Tcl Scripts...”，调用工程里的af_quartus.tcl，运行点击“Run”按钮。

Quartus II成功执行Tcl后，会综合出Supra需要的网表文件（vo）。退出工程，回到Supra软件。点击“Next”按钮。

4.Supra工程编译

点击”Finish”按钮，Supra开始编译工程，可在Console界面查看编译信息。

转换和编译时产生的log文件，保存在工程的alta_logs目录下；编译的时序报告，保存在alta_db目录下，包括setup和hold时序的rpt.gz压缩文件中。

5.器件烧写

选择菜单：“Tools -> Program”

" `5 f0 \: p0 S5 Z

Blah

没用过，不知道是否好实用

xujian343383

加我微信吧

xujian343383

Blah 发表于 2022-3-14 09:47
没用过，不知道是否好实用

6 _" ^$ \7 I/ ^8 g. e

vx  ：188-9875，，1491

! A. j5 ?- Y3 \# r) t2 }

xujian343383

AG256, AG576特点：请联系原厂，vx：188-9875，1491
 低成本、低功耗的CPLD
5 o# c, \  P6 n* U8 v: o. A+ O 即时启动、非易失性兼容FPGA 架构。
" H+ W% C% D# I- h& Y 全局时钟网络中最多4条全局时钟线驱动整个器件。
  m5 }& [2 a5 b9 N 提供可编程的快速传播延迟和时钟到输出时间。
5 X7 p* Y1 l2 o6 b+ ` 每个器件提供PLL，提供时钟倍频和移相（AG256 没有PLL）。
 UFM 支持高达 256 Kbits 的非易失性存储。
4 e; d/ A4 _: b  f/ Z 支持 3.3-V、2.5-V、1.8-V 和 1.5-V 逻辑电平
2 U7 s+ }  r4 k" |* w( S* ? 可编程压摆率、驱动强度、总线保持、可编程上拉电阻、开漏输出、施密特触发器和可编程输入延迟。
6 ?9 d/ p# ~: ?: D 3.3-V、2.5-V、1.8-V、1.5-V LVCMOS 和 LVTTL 标准