EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 johnwang19 于 2022-3-5 22:19 编辑 ; b' c9 c( i2 d8 }' O
; q; l |+ d8 _8 R我是新版主，电巢王伟博士，欢迎技术交流 ，电巢FPGA新技术学习群QQ：435717099& {& }. `5 ]' P! r: h) z
]( Y% v+ Y" t
' t% P) C2 X* e) g: E下面是我今天调试中遇到的问题
2 G1 r6 A" Z* z f8 h7 U9 `& k3 E9 z7 ?2 k) ~- T$ p) l
4 g: ?( J3 v+ d+ ^
modetest -M xlnx -D 80000000.v_mix -s52@40:1920x1080@NV16) S4 q, _6 N' y% `3 g0 W
52@40:1920x1080@NV16 参数意义见下行 5 U; _" l: v2 [/ p, h+ K/ c
connector_id @ crtc 7 ?& j6 F4 w; ^) D$ H
bus-id=b0000000.v_mix plane-id=34 查找见下面的若干命令
4 h' N8 z: X; r# R% F, L查找bus-id xilinx-k26-starterkit-2021_1:~$ sudo cat/sys/kernel/debug/dri/0/name
6 L' V( `# e; o+ J( I2 f* y! a3 e* L; K
0 [: X& T+ U5 W4 x! U6 q; V# j V
, G+ d; M% U1 o' x
7 Y3 V' i% k' ^- Z2 h5 m( P+ ~$ C
| 
/1 
发表于 2022-3-5 22:11
收藏
淘帖
支持！
反对！
发表于 2022-3-6 04:39
楼主