FPGA中的时钟一般是哪里来的？

fuu65iwi · 发表于 2022-3-3 13:30

您需要登录才可以下载或查看，没有帐号？注册

x

FPGA中的时钟一般是哪里来的？

R_myself · 发表于 2022-3-3 14:10

FPGA的时钟来源于外部晶振。PCB板上一个独立的元器件。

aid4her · 发表于 2022-3-3 14:14

FPGA时钟是有上限的，倍频后一般最快几百兆，这和你综合出来的电路有关系，当然和FPGA本身也有关系。输入时钟一般比较低，这样电磁干扰较弱，倍频肯定是有限制的，不合适的时候软件会给出报错。

qian211111 · 发表于 2022-3-3 16:12

一般来源于外部的晶振

richardwuday · 发表于 2022-3-3 16:30

用钟振，FPGA一般内置变频模块，再变频就行

帐号		自动登录	找回密码
密码			注册

推荐内容 /1