FPGA上有4块DDR3，它们之间是独立的吗？

oponi

首先把外部输入数据存到DDR3，再读到FPGA中进行处理，接着又存到DDR3，最后再读出去。所以担心两次读入DDR3的数据会冲突，不好区分开来，大家有什么看法

opipo

DDR3是外部存储器，FPGA只是提供访问外部存储器的端口和控制器，一定是独立的。你说的读和写是不是对于一个外部DDR3存储器而言呢？对于同一个外部存储器，这当然不是问题，因为存储器肯定是要读和写的。不是对同一个外部存储器，也谈不上冲突，因为对不同的外部存储器读写肯定是通过不同的端口，更不可能有冲突了。

理论的

冲突是肯定不会的，DDR3有片选信号的，FPGA控制器随时知道在读写哪个DDR3，何来冲突一说？
但是对于4块DDR3是不是独立的，这个你必须看板子原理图。
: ]: p* E- S) C; P因为内存控制器一般是通道的形式挂DDR3的，举个例子，FPGA内部例化2个内存控制器，每个内存控制器可以挂2个DDR3，那么一个内存控制器下挂2片DDR3的线路就叫做一个通道。同一个通道下的2个DDR3是共用一组信号的，电路上是Y型结构。