本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA默认管脚是高还是低
返回列表 发新帖
查看: 153|回复: 5
打印 上一主题 下一主题

FPGA默认管脚是高还是低

[复制链接]
MrL1

该用户从未签到
跳转到指定楼层
1#
发表于 2022-2-11 09:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
FPGA默认管脚是高还是低，求大神给指导指导
. [( j+ K  h2 ?. p8 [% ^

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
理论的

该用户从未签到
2#
发表于 2022-2-11 11:02 | 只看该作者
FPGA默认管脚是高的
& r$ e  l# ~/ @4 j8 s2 n

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

jinj198908
  • TA的每日心情
    开心
    2022-3-10 15:41

    • 签到天数: 7 天

    [LV.3]偶尔看看II
    3#
    发表于 2022-2-11 11:03 | 只看该作者
    一般可以通过某个pin设置，可以设置成上拉或高阻

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    芦根苏木

    该用户从未签到
    4#
    发表于 2022-2-11 13:10 | 只看该作者
    是高的，这个默认都是偏高的。/ C8 e. T! t; r

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    rergr

    该用户从未签到
    5#
    发表于 2022-2-11 14:08 | 只看该作者
    看一下其他人是怎么说的
    7 z) Q7 C1 A6 Q

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    fred_1977
  • TA的每日心情
    开心
    2022-4-2 15:01

    • 签到天数: 19 天

    [LV.4]偶尔看看III
    6#
    发表于 2022-2-11 15:28 | 只看该作者
    这个在设计的过程中可以设置的，上拉/下拉/高阻

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-30 05:43 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表