怎么用xilinx fpga解异步LVDS数据？

hfiwioq · 发表于 2022-1-29 09:22

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

要读一个相机数据，相机是FPD-LINK2接口，这种接口只有一对LVDS差分数据线（类似UART）。因为没有同步时钟，我查了些资料，如果正常的低速异步串口可以使用过采样的方法读取数据。但是这个LVDS的速率大概150Mbps，即使6倍过采样也要900MHz的时钟，手里的XC7Z010怕跑不起来。 SelectIO我又不熟，没研究明白，求FPGA大神给个思路，谢谢。

peerless2021 · 发表于 2022-1-29 09:56

好像可以使用xilinx的clocking wizard的Dynamic Phase Shift来动态控制相位，在不使用过采样的情况下读取数据。

fuu65iwi · 发表于 2022-1-29 13:26

看了一个文档，过采样可以使用不同相位的时钟，但是如果不知道数据线上的准确时钟频率应该怎么做呢？

帐号		自动登录	找回密码
密码			注册

怎么用xilinx fpga解异步LVDS数据？

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1