请教CPLD倍频

elephant_

设计需要做到200M300M,最好到500M，然后输出复杂PWM，然后我发现MAX I I或者V到不了这么高，就想倍频，然后我去某宝看开发板，老板说因为没有锁相环cpld没法倍频，另一个老板说最多到100M，可以自己单独配晶振，对CPLD根本也不懂，我现在好懵不，求指教，谢谢。

nocturne

最好到500M，这么高的
要需要锁相环
: h$ e4 K6 r9 r1 @* M$ E问问是什么方案

replace

我觉得这个问题的症结在500M。
+ c$ }/ I8 q2 ^1 {6 z500M是时钟频率，还是PWM最大输出500M，如果是后者，那难度不是一般的大。
5 ]2 g# h4 r  I2 J5 Z如果是前者，你可以找一个外部的锁相环，自己去配置一下。
# O0 D6 w7 ^, L# g但是输出必须是差分的，因为我见到一般200M的晶振都是差分输入。
再者CPLD的引脚能识别这么高速的频率信号么？就是收端能识别不。要确认一下。