在FPGA设计中，激励是什么意思？

itch · 发表于 2022-1-26 14:36

您需要登录才可以下载或查看，没有帐号？注册

x

在FPGA设计中，激励是什么意思？能够给个激励的具体解释呢，谢谢

opipo · 发表于 2022-1-26 15:17

举个简单的例子，时钟输入信号就是一个激励源，它让FPGA工作。激励就是信号的输入，使FPGA工作并产生输出。

ESCAPE · 发表于 2022-1-26 15:47

激励是用来仿真的，就像你在波形仿真的时候给时钟添加了时钟波形，而激励仍是自己用语言实现的

帐号		自动登录	找回密码
密码			注册

推荐内容 /1