TA的每日心情 | 开心
2022-1-29 15:07 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 elephant_ 于 2022-1-17 13:25 编辑
2 y y: R# D, Z, o* O) C
$ A' e, R7 x6 `8 x5 {8 H/ p6 y往往我们画完电路原理图后，也知道要检查检查，但从哪些地方入手检查呢?检查原理图需要注意哪些地方呢?下面听我根据我的经验到来9 t. k$ T, j2 z0 X% f3 y% g
2 Z- v3 g( g. e) D, t6 ]" l$ A9 O+ N
1. 检查所有的芯片封装图引脚是否有误 ' @9 o( H/ C5 V9 B7 Y- c; ^: X1 C
1 @3 t3 O& y3 @/ E3 x
当然，我指的是自己画的芯片封装。我在项目中曾经把一个芯片的2个引脚画反了，导致最后制版出来后不得不跳线，这样就很难看了。 + M& X5 i, C" O) ]& L/ n) {
4 Z& u* S3 d2 e9 S$ q$ t所以，检查与原理图前一定要从芯片的封装入手，坚决把错误的封装扼杀在摇篮中! 3 n! c' C- _0 u3 F0 H: |
D1 y4 U: P# N* N6 X) ?2. 使用protel的Tools->ERC电气规则检查，根据其生成的文件来排错
( L" m8 S7 ~# e1 k: J1 Y
8 g1 O! A, s5 R+ T这个指的是protel99的ERC电气规则检查，DXP应该也会有相应的菜单可以完成这样一个检查。很有用，它可以帮你查找出很多错误，根据它生成的错误文件，对照着错误文件检查一下你的原理图，你应该会惊叹：“我这么仔细地画图，竟然还会有这么多错误啊?” 2 c4 \3 x! {+ j
# G. w- G- w8 C$ w2 X
3. 检测所有的网络节点net是否都连接正确(重点) * }5 W. c2 a* I8 i2 a% y
s; p) v4 x' C' a2 Q
一般容易出现的错误有： % j7 c) v. `1 v: c$ M8 g. N( y
8 t% n: a, e; w/ Y(1) 本来两个net是应该相连接的，却不小心标得不一致，例如我曾经把主芯片的DDR时钟脚标的是DDR_CLK，而把DDR芯片对应的时钟脚标成了DDRCLK，由于名字不一致，其实这两个脚是没有连接在一起的。
6 I% x% m7 w7 N. l% ~. v9 z: Y- G L, }( {1 l6 \7 ~
(2) 有的net只标出了一个，该net的另一端在什么地方却忘记标出。 * L6 Q3 d+ d: m6 F3 k) B1 i) b
9 D; x+ _7 r8 B" Y1 s
(3) 同一个net标号有多个地方重复使用，导致它们全部连接到了一起。
! j* X: j% K/ L2 R p6 V
' a' ^3 X$ K! ^2 p: J4. 检测各个芯片功能引脚是否都连接正确，检测所有的芯片是否有遗漏引脚，不连接的划X
( j0 m3 p; F6 q) c! [* \
0 r+ N$ }" b4 @% T芯片的功能引脚一定不要连错，例如我使用的音频处理芯片有LCLK、BCLK、MCLK三个时钟引脚，与主芯片的三个音频时钟引脚一定要一一对应，连反一个就不能工作了。 1 p2 P9 \6 h7 a) P0 F9 Z3 i
0 M" v2 b! X9 u/ d/ b( M是否有遗漏引脚其实很容易排查，仔细观察各个芯片，看是否有没有遗漏没有连接出去的引脚，查查datasheet，看看该引脚什么功能，如果系统中不需要，就使用X把该引脚X掉。 % U9 _8 F" \) g+ Z
5. 检测所有的外接电容、电感、电阻的取值是否有根据，而不是随意取值 3 @/ J* w# M9 q9 s7 m( H/ [4 v
# {; ?+ K4 z- s) S7 A2 I/ ?
其实新手在画原理图时，时常不清楚某些外围电阻、电容怎么取值，这时千万不要随意取值，往往这些外围电路电阻、电容的取值在芯片的datasheet上都有说明的，有的datasheet上也给出了典型参考电路，或者一些电阻电容的计算公式，只要你足够细心，大部分电阻电容的取值你都是可以找到依据的。偶尔实在找不到依据的，可以在网上搜搜其他人的设计案例或者典型连接，参考一下。总之，不要随意设置这些取值。
' f2 J' c% S3 B3 P/ p2 {; R
! y/ T2 K9 P" e& F/ K7 F3 d1 {; j6. 检查所有芯片供电端是否加了电容滤波
* K4 @! p* x2 z
! M; k# f2 T6 O, e. @; D" E' z/ B电源端的电容滤波的重要性就不用我多说了，其实做过硬件的人都应该知道。一般情况下，电路电源输入端会引进一些纹波，为了防止这些纹波对芯片的逻辑造成太大的影响，往往需要在芯片供电端旁边加上一些0.1uf之类的电容，起到一些滤波效果，检查电路原理图时，你可以仔细观察一下是否在必要地芯片电源端加上了这样的滤波电路呢?
6 x! B3 c. Y% q4 ?7 P& D, \5 \2 d7 {, {" d5 H" t% ^
7. 检测系统所有的接口电路
3 t d2 Q7 r4 C8 F# R: Z8 m' H8 _, P& T: g% F; o+ J
接口电路一般包括系统的输入和输出，需要检查输入是否有应有的保护等，输出是否有足够的驱动能力等
, N/ E. d$ b% i! Z N' w% h( w3 {( D1 [
输入保护一般有：反冲电流保护、光耦隔离、过压保护等等。
& L/ f# a. p' i2 G( S) r
5 s1 q, r* w5 a+ p输出驱动能力不足的需要加上一些上拉电阻提高驱动能力。
! F6 `- N _5 v2 t1 ^* T* F F5 C: \" ^* `! z
8. 检查各个芯片是否有上电、复位的先后顺序要求，若有要求，则需要设计相应的时延电路。 / H; J0 ]: x+ B9 a9 ~
" ]! p: S# v* M9 R$ Q9 b+ i例如我项目中使用的DM6467芯片，对供电电压的上电有先后顺序要求，必须先给1.2V电源端供电，然后给1.8V电源端供电，最后给3.3V电源端供电。因此，我们将电源芯片产生的三种电压通过一个时延芯片的处理(其实也可以使用一个三极管，利用钳位电压)，然后再依次输送到主芯片中。
) w7 Q" |" A2 W1 r
! Z r8 _3 n W% O3 @% A9. 检查各个芯片的地，该接模拟地的接模拟地，该接数字地的是否接的数字地，数字地与模拟地之间是否隔开。 9 T" C# N; [( n" Y7 }8 K
0 y. @2 J% r% J, {: D! ~一般处理模拟信号的芯片有：传感器芯片、模拟信号采集芯片、AD转换芯片、[color=rgb(68, 68, 68) !important]功放芯片、滤波芯片、载波芯片、DA转换芯片、模拟信号输出芯片等等，往往只有当系统中存在这些处理模拟信号的芯片或者电路时才会涉及模拟地和数字地。 ' k- @1 k) ?% f4 i6 [9 N
6 N, f& ~0 V: B( S2 R
一般芯片的接地脚该连接模拟地还是数字地在芯片手册中都有说明，按照datasheet上连接就可以了。 / U7 {; \& y3 }0 r7 S9 l5 m
! w3 a, M w O10. 观察各个模块是否有更优的解决方案(可选)
6 k1 S$ w! \) [
! r' n n8 }- G- i0 S1 n* W" X其实，刚刚设计原理图初稿时，往往没有想那么多，当整个系统成型后，你往往会发现其实很多地方是可以改进可以优化的。
+ C1 |6 x+ m' W/ n+ C4 ]8 x3 e |
|
/1 
发表于 2022-1-17 13:23
收藏
淘帖
支持！
反对！