FPGA 工作1min后，done信号拉低

青绿小九

救救孩子吧！！更换PHY芯片后，用JATG往FPGA里面下载程序，FPGA运行1min后，DONE信号被拉低，芯片不工作。测量各路电源情况均正常，目前不知道怎么办好了，各位有遇到这种情况的吗？请问怎么解决？或者大佬们给个建议，蟹蟹蟹蟹
( L' A& V1 k6 ~+ P9 M* @- ]( t

ad_gao

从硬件，软件两方面考虑
1 检查电源，在连续工作时，看电源是不是正常
. M+ \$ z  i$ p! k1 o( T# j2 看看ROM和RAM有没有虚焊
% i4 X% ^/ g9 i* Z' F& S3 从软件方面检查一下，看看没有问题