如何开发FPGA的以太网接口？

purpose_857

目标是想实现FPGA和上位PC机的通信，FPGA我用的是Altera的StratixV，开发板上提供的PHY芯片是88E1111。打算用三速以太网的IP核（Triple Speed Ethernet）。我是小白一个啥啥不懂（仅仅会极其简单的QuartusⅡ13.0软件操作，用过简单的IP核），求问该如何入手啊？是写代码还是用Qsys工具？我目前在做的就是老老实实看官网的那个IP核英文手册，感觉进展好慢，在官网找的两个例子由于不是同一个型号也不好使。求帮助，十分感谢！ps：FPGA主体是项目其他伙伴做别的用途，具体我也不懂，是让我负责做这个网口连接通信TAT

whatever_

如果你的项目要求只是要求以太网连接，速度在100Mbps以下的话，建议你用 Qsys 搭Nios软核，Altera有现成的例程，直接编译一下就能用，这是最快的方法。如果你的项目要求速度要求100Mbps以上，但只是单点对单点通信，不需要利用以太网的组网功能，纯粹是把千兆网当成高速串口用的话。那么需要熟读 Triple Speed Ethernet 这个IP核的手册，至少全文读一遍，然后针对性的再读第二遍，然后你会发现固定IP，固定MAC，那么帧头也就固定了，相对来说代码还是比较好写的。
( D) Y: _# R2 ^6 R
! g; N$ c3 g1 U5 p) X5 B& ?) j# Z

dream123

如果仅仅为了实现FPGA与PC的通信，可以直接用HDL语言控制PHY芯片，只要时序正确，以太帧的前导码正确，CRC校验正确，这一帧就能通过PC的网卡交给上层软件，PC端用wireshark抓包调试，用winpcap库编写数据采集程序。

数据放在以太帧的载荷里面，省去了搭建IP核的开销，原来的TCP/IP协议头部也省略了，速率基本接近极限。

为了让帧能通过交换机，可以加上目的MAC和源MAC。

当然，如果你对上层协议TCP/IP有需求，那还是按照楼上几个答主的说法，去搭IP核吧。

, X' l1 N9 y- Y# d


# S0 I! z- n' |# U  A