PCB根据DFM和DFT准则的优化

xiananUZI

优化任何PCB设计都需要大量的精力。在准备生产阶段时，正确的PCB检查至关重要。因此，所有设计人员的目标最终都围绕着增强功能，简化制造和易于测试的目的。为制造而优化PCB涉及彻底分析PCB的潜在改进，并测试可能影响制造的问题。
1 _) ]; h! z% u
合同制造商（CM） 制造设计（DFM）评估制造过程中可能出现的潜在问题的可能性的原则。根据DFM评估PCB的可行性涉及以下初步步骤。

! n8 L, ]; t# F* Q, a
% w7 }7 b% {# m4 R
) x0 Q7 ]; D/ C. F制造设计（DFM）评估
4 H; {1 k/ f! U' r3 C
设计审查：您的CM最初收到您的设计数据后，您的设计将获得评估或设计审查。您用于数据传输的格式决定了CM的处理方式。

格式评估：如果您的设计使用CAD数据库格式，则它将直接进入工程技术评估。但是，如果使用其他格式，则通常需要导入，这会增加处理时间。事先了解您的CM认为哪些格式可靠或可接受是很重要的。

组件评估：您的CM将评估您的物料清单（BOM）确定哪些组件即将达到使用寿命（EOL）或需要更长的交货时间。组件评估的目的是消除不符合建议的制造标准的组件。
; N& u4 o% U  G& a
( I7 N# d% N1 h) L5 D组件可用性评估：您的CM将列出的组件与主组件数据库进行匹配，该数据库将提供有关实时组件可用性的信息。这些信息会不断更新，并使CM能够针对任何必要的问题提出准确的建议组件更换。如果由于停产（EOL）而与您的组件不存在完全匹配，则CM将使用此数据库来建议适当的功能替换。
; I, B% x0 H% L
; O' g, [1 ~4 q% y8 V除了这些初步检查之外，您的CM将评估以下因素，以评估设计的整体可制造性。

评估PCB可制造性的因素

元件间距：将组件放置得太近时，会产生自动拾取和放置的问题，并对测试（夹具）产生不利影响。

组件放置（位置和旋转）： 元件放置影响PCB设计的各个方面。因此，放置组件的位置和方式也会影响电路板的可焊性。如果较大的分量在波动之前位于较小的分量之前，它将遮挡该分量并可能导致焊点问题。
& Y/ j. Z- M/ d7 [7 r
) s% ?) \1 X% ]$ H& f& U9 t焊盘之间缺少阻焊层：由于在组装过程中发生桥接，导致引脚之间短路（电气）。
9 {' M0 R. ?; V5 Z( z
* d! u) Y7 y  x9 I! U0 W  x7 D表面贴装垫尺寸不正确：这将导致墓碑。这是诸如电容器或电阻器之类的组件从一端的焊盘部分抬起的时候。
7 Q7 L* ?0 @) H2 k7 u( t2 i
酸性陷阱：将迹线成锐角走线会导致从PCB上去除蚀刻化学品时出现问题，从而促进PCB制造 问题。

. ?$ q- u7 z" \  J) e, \7 K0 I钻头优化：合并了统一的钻头尺寸，从而减少了使用中的钻头尺寸数量。优化钻头可以降低制造成本。

除了检查可制造性和功能之外，您的CM还将根据以下原则评估所提供的数据的可测试性： 可测试性设计（DFT）。这涉及根据DFT准则评估设计。

PCB的可测试性设计（DFT）指南
  d) y* u* G) G7 s! A" y+ M
可测试性影响PCB设计的许多领域。总体而言，这包括构建或修改测试夹具（如果需要），测试点焊盘（在线测试），以及相对于电路板边缘的组件间距（间距）。在评估设计的可测试性过程中，您的CM将参考您提供的测试规格。从这些数据中收集到的信息使CM能够开发一种解决方法，以解决电路板规范。您可以通过完成以下操作来优化DFT流程并为您的CM提供帮助：

) C7 B6 |- f: K7 V; f7 C在原理图上提供标记，除了评估布局外，还应在每次测试复查中包括连接点和测试点。

在方案中包括特定的测试点，以帮助CM进行此准备。总体而言，设计评估和测试方法将有助于确定所需夹具的类型。这有助于确定设计是否需要修改以增加测试过程的成功故障覆盖率。
* @. ^8 C9 H" D$ l  J- c6 Y与您的CM一起将所有相关的测试信息合并到测试说明（TI）文档中，其中应包括在测试过程中使用的插图和说明。
; O, _& W; s$ H( t9 A# B# j
$ J+ v9 d; M% |了解并评估可用的测试类型，以做出明智的设计决策并优化测试过程。测试具有特定的优点和缺点，因此熟悉测试规范非常重要。
( ^8 s! i) ]* L$ x& k
例如， 飞针测试由于易于设置以进行测试，因此它最适合于原型设计或小批量生产。但是，Flying探针测试比ICT慢。此外，在线测试（ICT）夹具和固定编程也最适合经过验证的PCB设计的大批量生产。选择正确的测试类型可以对总体结果产生重大影响。

可测性：可测试性影响PCB设计的许多领域。总体而言，这包括构建或修改测试夹具（如果需要），测试点焊盘（在线测试），以及相对于电路板边缘的组件间距（间距）。
* Y: s* t4 w/ _5 T5 z
您的CM可以从技术上制定测试规范；但是，为您的设计这样做需要您与他们紧密合作，并根据需要提供有关电路操作和功能的尽可能多的信息。在此阶段，尽职调查对于确保PCB经过全面测试并满足您的期望至关重要。遵循也很重要PCB布局指南 增强可测试性。

PCB布局准则以优化可测试性

以下是关于PCB布局以确保设计可测试性的关键考虑因素：

: m; U+ W* a1 T6 C$ J# L$ W, j: I在线测试点应位于设计的每个网上，以确保完整的测试范围。
  W' N7 P/ b) d0 P. O. Y/ I; h
: i) l$ Z) s0 t( x8 J所有测试点与焊盘和组件的间隙应为50 mil。
1 E  h$ Z2 T2 f2 J9 X. D
所有测试点均应与电路板边缘保持100 mil的间隙。
$ x0 K( L. t; _: N
3 o' `3 C. o2 e2 C应该有可能进行 在线测试 一次在板的两面都可以使用，我建议您与CM预先进行设置。

0 ~6 z7 v# E7 u' n0 Z& }+ |- w优化PCB以提高成本效益
" r, ?6 v: Z3 S2 `" b% A  w' }- M
1 f+ U, ~9 k" Y0 s) q1 X优化设计的可测试性可以降低总体成本。PCB生产期间产生的费用大致可分为以下四类：

5 J+ R- c; c$ b: i" C零件成本
# g3 `0 `5 o6 L. E7 `# S
. }, ?" s- S' s8 n) s空白PCB制造成本

" c) }( E! q( y9 N" H8 K6 a: c测试费用
7 \1 U- J. }) I; ]
" O/ n- e" ~6 }$ g( D1 S组装费用

尽管四个主要类别的费用可能会根据确切的设计规格而有很大差异，但测试成本可能相当于完成的PCB总成本的25％甚至高达30％。因此，您的设计必须充分结合DFT和DFM。总体目标是设计一种高度可测试的PCB，同时提供快速隔离与组件故障和制造错误有关的问题的能力。仅当您与CM合作时，才能真正实现DFM和DFT的优化。

jspij1

可测试性影响PCB设计的许多领域

RNGxiaohu

数据传输的格式决定了CM的处理方式

land

为制造而优化PCB涉及彻底分析PCB的潜在改进测试可能影响制造的问题