PCB根据DFM和DFT准则的优化

xiananUZI

优化任何PCB设计都需要大量的精力。在准备生产阶段时，正确的PCB检查至关重要。因此，所有设计人员的目标最终都围绕着增强功能，简化制造和易于测试的目的。为制造而优化PCB涉及彻底分析PCB的潜在改进，并测试可能影响制造的问题。

合同制造商（CM） 制造设计（DFM）评估制造过程中可能出现的潜在问题的可能性的原则。根据DFM评估PCB的可行性涉及以下初步步骤。

1 ]9 b, G4 s( x2 }$ R

2 Z8 W3 e7 P  s* o4 k制造设计（DFM）评估
: f! \3 V% X0 W* u" {2 [" u4 n
. }3 k% L/ U% D3 n* j设计审查：您的CM最初收到您的设计数据后，您的设计将获得评估或设计审查。您用于数据传输的格式决定了CM的处理方式。

格式评估：如果您的设计使用CAD数据库格式，则它将直接进入工程技术评估。但是，如果使用其他格式，则通常需要导入，这会增加处理时间。事先了解您的CM认为哪些格式可靠或可接受是很重要的。
* `2 e+ a, S/ E: h1 d* c8 z+ r) m
组件评估：您的CM将评估您的物料清单（BOM）确定哪些组件即将达到使用寿命（EOL）或需要更长的交货时间。组件评估的目的是消除不符合建议的制造标准的组件。

组件可用性评估：您的CM将列出的组件与主组件数据库进行匹配，该数据库将提供有关实时组件可用性的信息。这些信息会不断更新，并使CM能够针对任何必要的问题提出准确的建议组件更换。如果由于停产（EOL）而与您的组件不存在完全匹配，则CM将使用此数据库来建议适当的功能替换。
4 s8 W2 U/ n: \6 T, b# z
除了这些初步检查之外，您的CM将评估以下因素，以评估设计的整体可制造性。

; [/ v) _$ e/ L" ]评估PCB可制造性的因素
: J; u8 P5 J+ ^' F
1 A+ T' U: a! G5 A1 y3 y元件间距：将组件放置得太近时，会产生自动拾取和放置的问题，并对测试（夹具）产生不利影响。

组件放置（位置和旋转）： 元件放置影响PCB设计的各个方面。因此，放置组件的位置和方式也会影响电路板的可焊性。如果较大的分量在波动之前位于较小的分量之前，它将遮挡该分量并可能导致焊点问题。

焊盘之间缺少阻焊层：由于在组装过程中发生桥接，导致引脚之间短路（电气）。

表面贴装垫尺寸不正确：这将导致墓碑。这是诸如电容器或电阻器之类的组件从一端的焊盘部分抬起的时候。

9 \. v" h3 N5 e1 Y& s酸性陷阱：将迹线成锐角走线会导致从PCB上去除蚀刻化学品时出现问题，从而促进PCB制造 问题。
5 e3 P& J* t5 y6 L7 M1 X
3 }( V9 N0 x( o. |/ O4 g) S钻头优化：合并了统一的钻头尺寸，从而减少了使用中的钻头尺寸数量。优化钻头可以降低制造成本。

除了检查可制造性和功能之外，您的CM还将根据以下原则评估所提供的数据的可测试性： 可测试性设计（DFT）。这涉及根据DFT准则评估设计。

PCB的可测试性设计（DFT）指南
3 ]2 w# S% I6 \4 i
' q/ t+ z* V& [. Q- W& b5 q6 l% }& b可测试性影响PCB设计的许多领域。总体而言，这包括构建或修改测试夹具（如果需要），测试点焊盘（在线测试），以及相对于电路板边缘的组件间距（间距）。在评估设计的可测试性过程中，您的CM将参考您提供的测试规格。从这些数据中收集到的信息使CM能够开发一种解决方法，以解决电路板规范。您可以通过完成以下操作来优化DFT流程并为您的CM提供帮助：

+ M1 M/ t4 i7 u在原理图上提供标记，除了评估布局外，还应在每次测试复查中包括连接点和测试点。
: |9 t# J) ?! V. H; B
在方案中包括特定的测试点，以帮助CM进行此准备。总体而言，设计评估和测试方法将有助于确定所需夹具的类型。这有助于确定设计是否需要修改以增加测试过程的成功故障覆盖率。
3 X2 o2 S( ]1 A2 s% u与您的CM一起将所有相关的测试信息合并到测试说明（TI）文档中，其中应包括在测试过程中使用的插图和说明。

+ B4 A" i! [8 B$ F- l了解并评估可用的测试类型，以做出明智的设计决策并优化测试过程。测试具有特定的优点和缺点，因此熟悉测试规范非常重要。

6 u/ w1 T! A( q  V  q$ f8 X+ E0 G3 p例如， 飞针测试由于易于设置以进行测试，因此它最适合于原型设计或小批量生产。但是，Flying探针测试比ICT慢。此外，在线测试（ICT）夹具和固定编程也最适合经过验证的PCB设计的大批量生产。选择正确的测试类型可以对总体结果产生重大影响。

; G' ^' B" |" `& D" s可测性：可测试性影响PCB设计的许多领域。总体而言，这包括构建或修改测试夹具（如果需要），测试点焊盘（在线测试），以及相对于电路板边缘的组件间距（间距）。

6 o6 z" H5 W" C您的CM可以从技术上制定测试规范；但是，为您的设计这样做需要您与他们紧密合作，并根据需要提供有关电路操作和功能的尽可能多的信息。在此阶段，尽职调查对于确保PCB经过全面测试并满足您的期望至关重要。遵循也很重要PCB布局指南 增强可测试性。
6 D( s; s+ c$ ~& x
, H* J6 l9 U2 e6 k9 oPCB布局准则以优化可测试性

以下是关于PCB布局以确保设计可测试性的关键考虑因素：

. B# \: I& m4 K+ \9 ~5 W$ d; P在线测试点应位于设计的每个网上，以确保完整的测试范围。
0 z3 ~! g& k* }1 O0 R
所有测试点与焊盘和组件的间隙应为50 mil。
" q+ u+ q: k$ p6 Z7 v& {
* I+ \6 X9 o  h; }所有测试点均应与电路板边缘保持100 mil的间隙。
% c. p0 d( F6 X
应该有可能进行 在线测试 一次在板的两面都可以使用，我建议您与CM预先进行设置。
; ]+ P) g* g5 ^
0 K/ v9 B9 e( O% P  _6 W优化PCB以提高成本效益

6 c  a5 ]3 X! G) ]3 X: k1 V优化设计的可测试性可以降低总体成本。PCB生产期间产生的费用大致可分为以下四类：

零件成本
/ y$ _2 T/ {9 n  ?/ D- r' }9 a7 ]3 b! Y: s
空白PCB制造成本

测试费用
# \3 M! \; w: t9 y
, u9 G' k/ X6 y8 u( ~, L组装费用
& w' E& i/ [' j) O5 P5 N
1 Z- N1 B* U) O尽管四个主要类别的费用可能会根据确切的设计规格而有很大差异，但测试成本可能相当于完成的PCB总成本的25％甚至高达30％。因此，您的设计必须充分结合DFT和DFM。总体目标是设计一种高度可测试的PCB，同时提供快速隔离与组件故障和制造错误有关的问题的能力。仅当您与CM合作时，才能真正实现DFM和DFT的优化。

jspij1

可测试性影响PCB设计的许多领域

RNGxiaohu

数据传输的格式决定了CM的处理方式

land

为制造而优化PCB涉及彻底分析PCB的潜在改进测试可能影响制造的问题