一个FPGA倍频器的问题

qian211111

我在一片FPGA的引脚上接了一个100MHZ的晶振，现在想将它倍频到900MHZ给内部的运算单元作为其主时钟，请问这个倍频器单元怎么布线比较合理，谢谢！

R_myself

布线是FPGA综合工具自动完成的，不需要干预。

we_happiness

为什么不直接用PLL呢？
6 W$ e+ X$ H4 g用几个逻辑搭建一个的想法是不现实的。如果这个是系统时钟，就要保证准确度非常高、抖动小等等。
另外，如果靠几个逻辑就能搞定，器件厂家也就不用搞一个PLL在内部了。

li205212021

we_happiness 发表于 2021-12-29 12:01
为什么不直接用PLL呢？
$ ^/ M. h& T' F' B; \  {用几个逻辑搭建一个的想法是不现实的。如果这个是系统时钟，就要保证准确度非常高 ...

! m/ s; }& A9 i; ?" U不是所有的FPGA都含有PLL，缓冲器延迟加异或门实现倍频也成熟、也可靠，关键是要多个引脚，另外频率（速度）也受到限制。
" X8 M/ {7 _4 A: d

faker12

系统时钟，就要保证准确度非常高、抖动小等等