FPGA的ip核之概念和分类

oponi

- I! W( D2 s5 L
IP内核模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路、器件或部件。它有几种不同形式。IP内核模块有行为、结构和物理3级不同程度的设计，对应有主要描述功能行为的“软IP内核”、完成结构描述的“固IP内核”和基于物理描述并经过工艺验证的“硬IP内核”3个层次。这相当于集成电路（器件或部件）的毛坯、半成品和成品的设计技术。
: s0 o1 I5 _+ u* L8 C

oewqe

IP核就相当于调试好的模块化程序，只要平台合适就可以直接使用的，只不过IP核是硬件而已。VHDL、verilog不是程序，是硬件描述语言
) ^/ I3 R. V! ?, N) }; f

Blah

IP内核模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路、器件或部件
# e8 @# g5 Z: P6 v/ ]2 }7 T  r" @1 s