找回密码
 注册
查看: 345|回复: 5
打印 上一主题 下一主题

如何看待高密度PCB设计的DFM规则?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-12-23 13:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
高密度PCB设计遵循在集成电路中看到的相同趋势,在集成电路中,更多功能封装在更小的空间中。这些板上较小的间距使精确制造变得更加困难,这对您的高密度PCB设计提出了重要的DFM规则。2 [* l' Q4 e( c9 o8 ?

8 T( j' `! e! D现在,借助A-SAP™工艺,您可以将走线宽度和间距减小至1 mil,从而可以从极细间距的BGA进行紧密的逃生布线。通过专注于减小走线宽度和间距,该过程可以去除堆叠中的一些内部层,从而抵消了该过程的总体成本。
* x% S; p; b! c8 {( r* L0 V4 f% g2 ]) D

7 |7 I; {) h* [" L6 L. ^采用紧密的BGA布线,PCB设计的复杂性会迅速增加。A-SAP™流程会重置该技术曲线。想象一下一个12层设计,需要三个连续的层压循环,使用3 mil的线宽和间距。这种设计是复杂且昂贵的。每个层压周期都会显着增加成本并降低产量。现在,重新想象一下,以一百万密耳的行距和间距进行布线的能力。可以用A-SAP™层替换这12层中的4层,仅此更改就消除了原来的12层中的4层,也许更令人兴奋的是,现在可以通过单个层压工艺构建PCB。这大大降低了该设计的复杂性和成本。
* a2 D* g0 d, Q4 ^1 `5 i/ U+ J, ~' E% P
一毫米走线和空间布线的能力也会对空间,重量和包装产生重大影响,当我们努力将越来越复杂的电子设备装在越来越小的封装中时,许多应用都在为之奋斗。PCB的整体长度和宽度可以减小。可以减少所需层的数量,这又减少了整体厚度和重量。在许多情况下,整体大小和层数都可以减少。从另一个角度来看这也很有趣。使用一百万密耳的线和空间,可以在现有的占地面积上添加哪些其他电子功能?) d0 c& G( t4 Z8 ~' D7 k/ |0 Y
" G9 j: e' Z) n6 K2 X6 p/ B
传统上,使用减法蚀刻工艺在刚性PCB,柔性电路和刚性-柔性结构上创建电路图案。该过程从覆铜层压板开始,并通过一系列过程步骤,从该面板上蚀刻掉所有不必要的铜,从而留下所需的电路图案。通常,此过程仅限于三百万密耳的行和空间。% q6 f7 j+ I: W0 _" X1 \, E
% S  I$ A' O5 A4 H
A-SAP™工艺始于从基础电介质材料中完全蚀刻掉铜。电介质涂有LMI™,通过化学镀铜处理,通过成像处理和通过电解铜处理,以形成所需的电路图案。因为这是加性的,所以特征尺寸可能比减法蚀刻小得多,并且由于消除了蚀刻过程的梯形效应,因此提高了RF性能。
0 u  J4 m- p5 h4 x8 d7 @2 \/ u2 p& g3 H& i+ E" v. K6 Q; E
创建电路图案后,将以与当前处理典型PCB层相同的方式处理PCB层。A-SAP™工艺与已经用于减法蚀刻制造的成像和化学工艺相集成,从而降低了将工艺引入内部的资本支出要求。清洁度和处理变得更加关键,实施此工艺的PCB制造商评论说,这两个方面的改进有助于整体良率的提高,包括采用减性蚀刻工艺构建的层。
& ~, {+ V! ]8 G5 |: |+ A
0 e3 ]# ]8 {2 P8 s# t目前,尚无针对A-SAP™流程的标准设计规则,制造商正在倡导采用协作方法进行设计。早期的设计已经涵盖了全部范围,从简单的单层设计(具有2 mil线和1 mil的空间)到复杂的,堆叠的微孔,多层层压设计(在混合材料上),都增加了100 mil的线和空间的复杂性。已经很困难的构建。正在做一些工作,以帮助采用最佳实践以最佳方式布线小间距零件。与任何新技术一样,制造过程和可制造性设计也存在学习曲线。这是一个更具创造性的思考的机会,可以确定一百万迹线和空间的可能性和应用。
4 t0 x/ b5 O5 v9 s1 K8 p8 n6 d. i* D% k4 F- `
虽然将迹线宽度和间距减小到1 mil有一些好处,但对于高密度PCB设计,还有一些未解决的DFM问题。尽管BGA逃逸布线更容易,但HDI板仍存在新的设计问题。" O- u# l6 k0 `) V( G
! E3 W8 F3 O. m* {4 ~
用一百万密耳的行距和间距可以增加孔的大小,从而增加材料的厚度或使用机械钻孔而不是激光钻孔吗?7 S# I3 m3 u7 D3 m" s1 U6 }8 C5 `. ^

- d/ e$ N9 C& e) O5 j1密耳的线和空间是否可以让您保持交错的微孔,而不是被迫堆叠微孔结构?
) U1 x, R% B- O8 r' p' N: p9 @, T3 [! e6 E- a9 j: T: z6 \# \
您是否使用所有A-SAP™层?
' h3 ^* h  N/ k6 M3 c2 z) n5 V
3 U9 @6 A! K9 p+ c" S您是否使用选择性的A-SAP™层?这种方法有什么优势?
4 k9 K6 Y  I- `
+ T& z1 q7 r9 \4 f- ^+ L# B在两百万英里的行距和空间上是否具有布线优势?
$ S5 @" ]) x' ?
2 }% v& m) _1 s# p* J/ O  [! [使用A-SAP™工艺在外层具有3密耳线和间距是否有产量优势(通常是产量和能力方面的问题)?
; T' g% ]0 j, R4 R; s+ G4 _% v) Q! [7 \4 Z$ u$ T9 R
您可以在物理上以更细的线和空间将PCB布线的尺寸缩小多少?8 W! y4 O. ]. [

* G* ?5 x6 a7 w. C; h* D1 K您可以消除几层?+ I2 w; F0 M; g1 ^0 A/ z3 l7 v
( W& {  x1 h4 x: f: H, M
可以消除多少个连续的层压周期?. Y5 d: c7 E( u2 T) b) D7 p6 W

该用户从未签到

2#
发表于 2021-12-23 14:54 | 只看该作者
紧密的BGA布线,PCB设计的复杂性会增加

该用户从未签到

3#
发表于 2021-12-23 14:55 | 只看该作者
走线和空间布线的能力会对包装产生影响

该用户从未签到

4#
发表于 2021-12-23 14:55 | 只看该作者
A-SAP™工艺可以完全蚀刻掉铜

该用户从未签到

5#
发表于 2021-12-23 14:56 | 只看该作者
A-SAP™工艺可以降低将工艺引入内部的资本支出要求

该用户从未签到

6#
发表于 2021-12-23 14:57 | 只看该作者
A-SAP™工艺可以提高RF性能
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-28 19:38 , Processed in 0.078125 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表