fpga是如何复位的

MrL1

FPGA有固定的复位PIN麽
3 ^7 J$ g5 V5 h; n没有的话复位信号如何配置？
我又外部产生的复位信号，可是接到哪里，是不是需要内部逻辑的配置？
$ }7 O, p% w* N. i! f7 p

Cyberbot7

FPGA中复位可以分为两种异步复位和同步复位。
1.关于异步复位
$ E( x: I+ v: G+ q) u下面给出一段异步复位的代码：
always @ (posedge clk or negedge rst_n)
% S3 @) @/ J: ^( {2 wif(!rst_n) b<=0;
9 ^) k4 R% k9 c- }( S( uelse b<=a;
这就是异步复位。
: I4 C8 k1 ?& q; k, z2.关于同步复位
5 G2 \( d& U4 p* l. [$ ~- e; z下面给出一段同步复位的代码：
! ?9 H  H1 c* N: Talways @ (posedge clk )
" R; z8 A. ^5 Q7 t1 }3 J; x) Fif(!rst_n) b<=0;
1 U0 p# M* I& M' |) i+ x( kelse b<=a;
% J' K7 R& d# B) `# P6 T4 J" @& S这就是同步复位。

Blah

FPGA不像单片机，接口非常灵活，任意选择端口（如P100）接开关到高电平，内部检测高电平有效复位。
内部就需要写代码，另外管脚配置一下，否则不能识别。

opipo

再看看其他人是怎么说的
) H6 m/ _: B+ Z/ Q; C$ U

qian211111

FPGA复位方式可分为异步与同步复位