用得是xilinx系列：FPGA中所有引脚不是等同的，所有引脚分为多个bank，每个bank包含一定数量的引脚。每个bank中，通过引脚的VCCO引脚（输出驱动）接的电压不同，bank引脚支持的标准就不一样。所以引脚功能是肯定有区别的，有的引脚是user Io，还有DCI（也可以作为user IO)还有支持差分信号的IO。另外还有一些配置引脚，如支持JTAG的引脚和电源、GND引脚。3 c( B. w* r a+ a; @7 q4 L; d
fpga中的各个引脚是对应外部器件的，当你编好程序，首先编译通过，功能仿真ok了，代表你边的程序没问题，之后根据你所选的fpga器件型号，将你编号的程序里的需要对外输出的信号端口，在你qutuars里的锁定引脚的界面里，将端口与引脚号锁定，之后再进行编译。最后下到板子上，那么你程序里的端口信号就会从你锁定的引脚好输出电平信号 7 e0 G9 x1 T3 f2 ]8 e- z
/1 
发表于 2021-12-8 09:57
收藏
淘帖
支持！
反对！