|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
紧耦合存储器、缓存以及普通on-chip-memory在物理上都是由FPGA内部的RAM资源实现的,但是紧耦合存储器能提供甚至比缓存更高的访问速度,其原因在于NiosII处理器对它们的访问方式不同(见:NiosII内存组织架构图)。
8 H7 p1 [2 |. RNiosII处理器不但提供了通用的指令和数据主端口(instruction and data master port)还提供了紧耦合的指令和数据主端口(tightly coupled instruction and data master port)。通用的指令和数据主端口是直接挂在Avalon总线上的,可以满足不同速度存储器的需求,因此所有类型的存储器 (on-chip-memory, SDRAM, FLASH) 都可以通过它来访问;而紧耦合的指令和数据主端口则是通用的指令和数据主端口的一种简单高效的实现,它只能访问on-chip-memory,因为简单高效所以高速。, L+ r5 A, n% |5 Y- j! M8 h, i
|
|