找回密码
 注册
关于网站域名变更的通知
查看: 1668|回复: 12
打印 上一主题 下一主题

请教为什么要这样调整网络的拓扑结构。周润景《cadence高速电路板设计与仿真》书上的

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-8-4 15:56 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 ansi_c 于 2011-8-4 17:16 编辑 ) E* w! T) h5 P5 D7 J% X% O
* f# m3 m: M8 u3 R7 s
书中P526,先是提取HA3的拓扑结构如下( H! X# S. r3 D/ R# P* Z  B2 h
, _- B% ~' `9 e* ]$ T' I) o
然后修改成这样:
" U) j( B/ \+ m  X3 Y! e7 ?8 p" v
5 E3 U+ y" e8 ^2 w' L0 {+ i* @为什么要作这样的调整?书上的这个例子是PC主板的GTL 66MHz Host总线的一部分。9 Z$ d. y, K5 ~; s# e

- Y6 t# O, G6 w, C: P! [& t2 q+ T3 C0 J4 b+ b1 F" ?4 ~

该用户从未签到

2#
 楼主| 发表于 2011-8-4 16:41 | 只看该作者
第一张图可能不太清楚,点击一下再放大就能看清楚了。请大家帮忙看看,这里面究竟是什么道理。6 k, ~% H1 E/ T, F) k5 x( `

该用户从未签到

3#
 楼主| 发表于 2011-8-4 16:42 | 只看该作者
我再顶!顶顶顶!

该用户从未签到

4#
发表于 2011-8-5 09:16 | 只看该作者
尽信书不如无书,个人觉得周润景的书看看还行,较真就没必要了,他貌似只是老师,没有什么实战经验吧,看他出的书,从protel,altium,multisim,cadence,mentor wg....还有FPGA之类的,几乎囊括了所有常见EDA软件了,一个人有这么多精力出书,那水平能高到哪去

该用户从未签到

5#
发表于 2011-8-5 09:37 | 只看该作者
有时还是要结合实际去看问题

该用户从未签到

6#
发表于 2011-8-5 17:16 | 只看该作者
你看一个调整后的三段线的长度就明白了。( Y5 @7 p* h  Z  h/ u, A
一般上拉都应该是靠近输出、输入端的,不应该是在半中间的

该用户从未签到

7#
 楼主| 发表于 2011-8-5 21:47 | 只看该作者
本帖最后由 ansi_c 于 2011-8-5 21:49 编辑 7 z9 j6 R0 h/ r" J+ s
$ X4 T# [2 L1 Q" a$ g, K: B4 w/ m
回复WJL882008:我看不懂你的话,能够结合具体说一下吗?你说的上拉电阻是指?9 S! D6 E: ?0 z& g/ G+ p

% X5 ~7 F* R1 c+ R- t% R; ^( b

该用户从未签到

8#
发表于 2011-8-5 22:38 | 只看该作者
有道理!

该用户从未签到

9#
 楼主| 发表于 2011-8-5 22:54 | 只看该作者
请问楼上,你看得出其中有什么道理么?# V+ s+ |: f1 X) b$ M# k

该用户从未签到

10#
发表于 2011-8-6 13:03 | 只看该作者
还没看到那部分呢

该用户从未签到

11#
 楼主| 发表于 2011-8-6 14:31 | 只看该作者
你也在看这本书啊。

该用户从未签到

12#
 楼主| 发表于 2011-8-6 14:33 | 只看该作者
再顶!我顶!我顶!我顶顶顶!

该用户从未签到

13#
发表于 2011-8-6 17:40 | 只看该作者
呵呵,他写的书只是告诉你如何使用,但他应该没有什么高频的实际经验,只要知道一种方法,至于具体的高频设计方面你还是看其它书或是自已慢慢的摸索吧!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2026-4-19 00:12 , Processed in 0.109375 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表