Allegro 覆铜求助

zfc1893

请问一下,allegro能不能实现如图所示的覆铜方式,就是同覆铜只在元件脚处连接,在PCB走线处自动避开.
模拟电路需要单点接地,Allegro默认的是同网络名自动覆盖,这样原来设计好的单点接地走线又全连到一块了.

9 x" U3 K5 G$ O! r9 ]

( C6 U& T9 n1 g$ J! p* M
4 z, H$ b9 J! W9 k2 d0 y

longzhiming

4 d! b5 I. j  Y7 H8 t. T
6 l# a- n  t6 e变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

zfc1893

谢谢楼主的,我刚接触这个软件,请问如何修改Shape的电气属性?
0 J" P, O$ R/ M6 `就是原来是连接到GND,如何改成连接到VCC?

wangxs_song

longzhiming 发表于 2011-7-27 19:00
6 S6 b+ O" n- X- Z' Q/ g变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

) M  @1 X" D* f: H还可以通过CES把相同网络的line-to-spape的间距从0mil改为8mil。
) Z' c* G! v9 w: E5 u( W3 G这样就不用去改静态或动态了。