什么是小间距QFN封装PCB设计串扰抑制？

jspij1

一、引言

随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及以上的高速应用更应该注意避免此类问题，为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析，为此类设计提供参考。

那么，什么是小间距QFN封装PCB设计串扰抑制呢？

二、问题分析
! t# K! [7 ^+ r在PCB设计中，QFN封装的器件通常使用微带线从TOP或者BOTTOM层扇出。对于小间距的QFN封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度。图1是一个0.5 pitch QFN封装的尺寸标注图。

' f' d* B4 T8 M$ F' H图1、0.5 pitch QFN封装尺寸标注图
图2是一个使用0.5mm  pitch QFN封装的典型的1.6mm 板厚的6层板PCB设计：
8 v# n- ?2 B6 t  M
图2、QFN封装PCB设计TOP层走线
- `) |" S1 v  n+ _: C' E% I8 q差分线走线线宽/线距为：8/10,  走线距离参考层7mil，板材为FR4.
图3、PCB差分走线间距与叠层
从上述设计我们可以看出，在扇出区域差分对间间距和差分对内的线间距相当，会使差分 对间的串扰增大。
0 c; F' G" o) ~+ W, u图4是上述设计的差分模式的近端串扰和远端串扰的仿真结果，图中D1~D6是差分端口。
. }) o8 H6 L; L5 {* {9 K+ d; C, e
9 w' ^3 M) a1 Z. V- b; F9 J0 }图4、差分模式端口定义及串扰仿真结果
从仿真结果可以看出，即使在并行走线较短的情况下，差分端口D1对D2的近端串扰在5GHz超过了-40dB，在10GHz达到了-32dB，远端串扰在15GHz达到了-40dB。对于10Gbps及以上的应用而言，需要对此处的串扰进行优化，将串扰控制到-40dB以下。

三、优化方案分析
5 b' B2 q8 H5 J+ h: o( C对于PCB设计来说，比较直接的优化方法是采用紧耦合的差分走线，增加差分对间的走线间距，并减小差分对之间的并行走线距离。
图5是针对上述设计使用紧耦合差分线进行串扰优化的一个实例：

: ?" ~2 f" e3 W. j图5、紧耦合差分布线图
图6是上述设计的差分模式的近端串扰和远端串扰的仿真结果：
3 {) v1 f9 M% Q( O1 x/ Y+ k$ w5 Q
* w0 r7 H8 U5 K$ D6 S# @& w图6、紧耦合差分端口定义及串扰仿真结果
从优化后的仿真结果可以看出，使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20G的频率范围内减小4.8~6.95dB。远端串扰在5G~20G的频率范围内减小约1.7~5.9dB。

* j$ T5 _( o& F5 `

nuiga

由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出

kiygb

对于小间距的QFN封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度