数字IC/FPGA：使用带参数的define 宏定义？

MrL1 · 发表于 2021-11-9 09:19

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

最近发现在一些RTL设计中用到了类函数宏定义的方法定义一些参数，在以前的了解中，基于Verilog的开发只能定义常量宏，这是使用system verilog的缘故，因其结合了大部分Verilog 和 C的语法，使得system verilog 在使用时更加灵活，而且可综合的system verilog(sv)是可以替代Verilog的，特别是在简化接口方面。

定义常量宏  ：`define DEPTH    16

定义带参数宏：`define SQUARE(X) (X*X)

定义带参数宏：`define MIN(a,b)    a<b ? a:b

`define LOG2(Z) ((Z<=2)?1:Z<=4)?2:Z<=8)?3:Z<=16)?4:Z<-=32)?5:Z<=64)?6:Z<=128)?7:Z<=256)?8:9)
module sram#(
parameter    RAM_DEPTH  =16,//RAM 深度
  //parameter    RAM_ADDR_W= 8  ,//RAM 地址位宽
parameter    RAM_WIDTH  =8    //RAM 位宽
)
(
input                         clk,
input                         wen,
input                         ren,
input[RAM_WIDTH-1:0]          din,
input[`LOG2(RAM_DEPTH)-1:0]    waddr,
input[`LOG2(RAM_DEPTH)-1:0]    raddr,
input[RAM_WIDTH-1:0]          dout
);
reg[RAM_WIDTH-1:0]  ram_mem [0:RAM_DEPTH];

always@(posedge clk)begin
if(wen)
ram_mem[waddr]<= din;
end
always@(posedge clk)begin
if(ren)
dout <= ram_mem[raddr];
end
endmodule
上述代码写的是一个双口RAM，而且RAM的地址和位宽采用parameter 参数化的方式，正常情况下,根据RAM_DEPTH 的不同，我们还需要额外的去定义地址位宽RAM_ADDR_W。

因为两个参数需要匹配一致的，但是手工例化设置时难免会出现一些低级错误，导致RAM的深度和地址位宽不匹配，作者本人曾经也犯过类似的错误，在例化传参时位宽不匹配，不特别注意也不好去定位。还有，在做一些计数CNT时，也容易出现定义位宽与实际CNT位宽不匹配的情况。也可以通过定义带参数的宏来解决，当然实例代码宏定义只写到了256读者可以继续往大的写下去即可。

cyberbot8 · 发表于 2021-11-9 10:29

不错的分享，很好的

Blah · 发表于 2021-11-9 10:40

在使用时更加灵活，而且可综合的system verilog(sv)是可以替代Verilog的，特别是在简化接口方面。

理论的 · 发表于 2021-11-9 10:48

因为两个参数需要匹配一致的，但是手工例化设置时难免会出现一些低级错误，导致RAM的深度和地址位宽不匹配，作者本人曾经也犯过类似的错误，在例化传参时位宽不匹配，不特别注意也不好去定位

帐号		自动登录	找回密码
密码			注册

数字IC/FPGA：使用带参数的define 宏定义？

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1