求助：元件电源管脚如何设置才design check不会出错

[复制链接]

非南飞

该用户从未签到

电梯直达

1^#

发表于 2011-7-19 18:16 | 只看该作者回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如题，在design rules check 时出错，错误类型是【drc0006】net has fewer than two connections
我现在觉得有两种方法能解决第一放置no connect，但是，在电源和地管脚上不允许放置no connect，于是此法不可行。第二改元件，把不用的电源和地管脚的属性改成passive，但我不知道这样子对后续出PCB布板的时候会有什么影响
请各位前辈指点指点多谢了！
PS:我用的allegro design entry CIS 16.3