|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
ic设计可分为全定制,半定制两种,用FPGA设计属于一种半定制IC设计。具体来说,用FPGA设计一般不用考虑门极电路以下的问题,而全定制IC设计则需要深入到版图。! ?, Y$ n0 z, ]) x! v6 P3 ]" g
. Z' J+ f' Q1 |, a# u
门控时钟的应用,在fpga中使用门控时钟是非常不推荐的一件事情。asic中虽然也不赞成使用,但是也没什么大关系;
* L; }) P: v1 o1 C9 t5 H/ B( }" Z' [输出的buffer和门,fpga中恐怕没有这些器件,对延时的估计和门的应用就要重新考虑了;
6 r+ O, b7 S' T5 o1 L7 i3 s; M% T: l$ {& R. O8 \
memory,fpga和asic中的memory的应用有着很大的不同,fpga中用的是内置的或者是用lut拼起来的。asic用的主要是厂商定义的,大小更随意一些(和有些fpga相比);
1 m, \: a5 H8 g* O" X% Z' V" A9 |2 J; U$ Y& I: O* R0 h" s- k
atch的使用,fpga中基本不要用latch,asic中就看需要和设计的能力了;, P3 l7 Q) G/ j2 i1 q' Q! u
5 v, z+ ^, G ~. W. qDSP或者其他计算模块的调用。很多fpga中提供了dsp,乘法器等等,当然有空间的话也可以自己写。asic中基本都要自己设计的。不知道有没有厂商提供这些。;* q) d- r5 ]7 S( J" R6 q
- j E4 M7 G9 `/ p1 [
基于soc的设计,对于模拟部分的应用,fpga上做数模混合设计只有有限的功能。asic上就不说了。9 R5 s( ~ x' e$ {. l
: n9 W0 i- A; S, r7 N; z0 f* I
pll等的时钟处理,fpga上也提供时钟处理的dcm,dll,pll等,但是远没有asic的强大,所以在写code的时候对时钟就要想好他们的多少;; ]/ O) U! k9 z8 S
; m3 c* U M1 }: [7 g6 {速度的差别,一般来说同样代码在两个地方实现的速度是不同的。在具体应用的时候要注意。6 R2 |2 K, q0 j8 M, q" I
|
|